Cyrix III

Las CPU Cyrix III de prelanzamiento se basaban en un núcleo Joshua de 22 millones de transistores diseñado por Cyrix . ^{[ 6 ]} Este núcleo de CPU era un diseño típico de Cyrix: superescalar con ejecución especulativa y una alta tasa de IPC pero frecuencias de reloj bastante bajas. Para enfatizar el mayor rendimiento de sus diseños en comparación con las ofertas de la competencia, Cyrix utilizó un sistema con un " P-Rating " superior a la frecuencia de reloj. La unidad de punto flotante del procesador supuestamente se había actualizado desde la unidad deficiente de la serie 6x86/MII. ^{[ 7 ]} Cuando el chip llegó a los revisores, se encontró que el rendimiento ponderado de enteros/punto flotante era bastante bajo en comparación con la competencia.

Debido a que el núcleo Joshua tuvo un resultado tan mixto en cuanto a rendimiento térmico, tamaño del núcleo y desempeño, VIA cambió casi de inmediato a un núcleo Samuel de 11 millones de transistores diseñado por Centaur Technology . ^{[ 8 ]} El núcleo Samuel tenía un diseño más simple, siendo una evolución de los procesadores WinChip (el WinChip 4 no lanzado). Samuel fue diseñado para velocidades de reloj más altas, con más caché L1 (pero sin L2) y utilizó tecnología de fabricación más pequeña. ^{[ 9 ]} Si bien esta versión de Cyrix III todavía tenía un rendimiento inferior al de la competencia de Intel y AMD, era bastante eficiente en energía y constaba de solo la mitad de la cantidad de transistores de la creación de Cyrix. ^{[ 9 ] [ 10 ]}

VIA eliminó la criticada clasificación P en los nuevos procesadores basados ​​en el núcleo Samuel, optando en cambio por distinguirlos simplemente por su velocidad de reloj real.

El núcleo Samuel 2 es una revisión del núcleo Samuel. El equipo de Centaur Technology añadió una caché L2 de 64 KiB integrada  y adoptó un proceso de fabricación de 150 nm. Estos cambios mejoraron el rendimiento por ciclo de reloj, redujeron el consumo de energía y aumentaron la escalabilidad de la velocidad de reloj. ^{[ 10 ]}