Cray-3

Seymour Cray comenzó el diseño de la Cray-3 en 1985, tan pronto como la Cray-2 entró en producción. ^{[ 3 ]} Cray generalmente se fijaba el objetivo de producir nuevas máquinas con un rendimiento diez veces superior al de los modelos anteriores. Si bien las máquinas no siempre alcanzaron este objetivo, esta fue una técnica útil para definir el proyecto y aclarar qué tipo de mejoras de proceso serían necesarias para lograrlo. ^{[ 4 ]} Para la Cray-3, decidió establecer un objetivo de mejora del rendimiento aún mayor, un aumento de 12 veces con respecto a la Cray-2. ^{[ 5 ]}

Cray siempre abordó el problema del aumento de velocidad con tres avances simultáneos: más unidades de ejecución para lograr un mayor paralelismo en el sistema , un empaquetado más compacto para reducir los retrasos de la señal y componentes más rápidos para permitir una mayor velocidad de reloj. De los tres, Cray solía ser menos agresivo con el último; sus diseños tendían a utilizar componentes que ya estaban ampliamente extendidos, en lugar de diseños de vanguardia. ^{[ 4 ]}

Para el Cray-2, introdujo un novedoso sistema de empaquetado 3D para sus circuitos integrados que permitía mayores densidades, ^{[ 6 ]} y parecía que había margen de mejora en este proceso. Para el nuevo diseño, afirmó que todos los cables estarían limitados a una longitud máxima de 1 pie (0,30 m) . Esto requeriría que el procesador pudiera caber en un bloque de 1 pie cúbico (0,028 m³ ⁾ , ​​aproximadamente 1/3 del tamaño de la CPU del Cray-2. Esto no solo aumentaría el rendimiento , sino que también haría que el sistema fuera 27 veces más pequeño . ^{[ 7 ]}  

Para lograr un aumento de rendimiento de 12 veces, el encapsulado por sí solo no sería suficiente; los circuitos de los propios chips también tendrían que acelerarse. El Cray-2 parecía estar forzando los límites de la velocidad de los transistores basados ​​en silicio a 4,1 ns (244 MHz), y no parecía posible obtener más del doble de rendimiento. Si se quería alcanzar el objetivo de 12x, se necesitarían cambios más radicales y se tendría que emplear un enfoque de "alta tecnología". ^{[ 8 ]}  

Cray tenía previsto utilizar circuitos de arseniuro de galio en el Cray-2, que no solo ofrecerían velocidades de conmutación mucho mayores, sino que también consumirían menos energía y, por lo tanto, funcionarían a menor temperatura. En el momento en que se diseñaba el Cray-2, la fabricación de GaAs simplemente no estaba a la altura para abastecer una supercomputadora. ^{[ 9 ]} A mediados de la década de 1980, las cosas habían cambiado y Cray decidió que era la única manera de avanzar. ^{[ 10 ]} Ante la falta de inversión por parte de los grandes fabricantes de chips, Cray decidió invertir en una empresa emergente de fabricación de chips de GaAs, GigaBit Logic, y utilizarla como proveedor interno. ^{[ 11 ]}

En noviembre de 1988, al describir el sistema, Cray afirmó que el aumento de rendimiento de 12 veces se debería a un incremento de tres veces gracias a los circuitos de GaAs y de cuatro veces gracias al uso de más procesadores. Uno de los problemas del Cray-2 había sido su bajo rendimiento en multiprocesamiento debido al ancho de banda limitado entre los procesadores, y para solucionarlo, el Cray-3 adoptaría la arquitectura mucho más rápida utilizada en el Cray Y-MP . Esto proporcionaría un rendimiento de diseño de 8000 MIPS , o 16 GFLOPS . ^{[ 7 ]}

El Cray-3 estaba originalmente programado para su entrega en 1991. ^{[ 12 ]} Esto ocurrió durante un período en el que el mercado de supercomputadoras se estaba reduciendo rápidamente, pasando de un crecimiento anual del 50% en 1980 al 10% en 1988. ^{[ 10 ]} Al mismo tiempo, Cray Research también estaba trabajando en el Y-MP, una versión multiprocesador más rápida de la arquitectura del sistema que remonta su origen al Cray-1 original . Para concentrar los grupos de Y-MP y Cray-3, y con el apoyo personal de Cray, ^{[ 13 ]} el proyecto Cray-3 se trasladó a un nuevo centro de investigación en Colorado Springs . ^{[ 3 ]}

Para 1989, el Y-MP comenzó a distribuirse, y el laboratorio principal de CRI en Chippewa Falls, Wisconsin , pasó al C90, una mejora adicional en la serie Y-MP. ^{[ 14 ] [ 15 ]} Con solo 25 Cray-2 vendidos, la gerencia decidió que el desarrollo del Cray-3 debía tener una "baja prioridad". En noviembre de 1988, el laboratorio de Colorado Springs se escindió como Cray Computer Corporation (CCC), y CRI conservó el 10% de las acciones de la nueva compañía y proporcionó un pagaré de 85 millones de dólares para financiar el desarrollo. ^{[ 3 ]} El propio Cray no era accionista de la nueva compañía y trabajaba bajo contrato. ^{[ 16 ] [ 17 ]} Como CRI conservó el contrato de arrendamiento del edificio original, la nueva compañía tuvo que mudarse una vez más, lo que introdujo más retrasos. ^{[ 3 ] [ 6 ]}

Para 1991, el desarrollo estaba retrasado. ^{[ 18 ]} El desarrollo se ralentizó aún más cuando el Laboratorio Nacional Lawrence Livermore canceló su pedido de la primera máquina, ^{[ 19 ]} a favor de la C90. Varios ejecutivos, incluido el director general, dejaron la empresa. ^{[ 16 ]} La empresa anunció entonces que buscaría un cliente que necesitara una versión más pequeña de la máquina, con entre cuatro y ocho procesadores. ^{[ 20 ]}

El primer (y único) modelo de producción (número de serie S5, denominado Graywolf ) fue prestado a NCAR como sistema de demostración en mayo de 1993. La versión de NCAR estaba configurada con 4 procesadores y una memoria común de 128  MWord (palabras de 64 bits, 1 GB). ^{[ 21 ]} En servicio, la RAM estática resultó problemática. También se descubrió que el código de raíz cuadrada contenía un error que provocaba que 1 de cada 60 millones de cálculos fuera erróneo. Además, una de las cuatro CPU no funcionaba de forma fiable. ^{[ 22 ]} 

CCC se declaró en bancarrota en marzo de 1995, después de gastar alrededor de $300 millones en financiamiento. La máquina de NCAR fue oficialmente desmantelada al día siguiente. ^{[ 23 ]} Se construyeron siete gabinetes de sistema, o "tanques", números de serie S1 a S7, para máquinas Cray-3. La mayoría eran para máquinas más pequeñas de dos CPU. Tres de los tanques más pequeños se utilizaron en el proyecto Cray-4 , ^{[ 24 ]} esencialmente un Cray-3 con 64 CPU más rápidas que funcionaban a 1  ns (1  GHz) y empaquetadas en un espacio aún más pequeño. ^{[ 25 ]} Otro se utilizó para el proyecto Cray-3/SSS . ^{[ 26 ]}

El fracaso de la Cray-3 se debió en gran parte al cambiante panorama político y tecnológico. La máquina se diseñó durante el colapso del Pacto de Varsovia y el fin de la Guerra Fría , lo que provocó una drástica reducción en la compra de supercomputadoras. ^{[ 20 ] [ 27 ]} Al mismo tiempo, el mercado invertía cada vez más en diseños de procesamiento masivamente paralelo (MP o MPP). Cray criticó este enfoque y, según The Wall Street Journal, afirmó que los sistemas MPP aún no habían demostrado su superioridad sobre las computadoras vectoriales, señalando la dificultad que muchos usuarios tenían para programar en grandes máquinas paralelas. «No creo que lleguen a ser universalmente exitosos, al menos no en mi vida». ^{[ 27 ]}

La arquitectura del sistema Cray-3 comprendía un sistema de procesamiento en primer plano , hasta 16 procesadores en segundo plano y hasta 2 gigapalabras (16 GB) de memoria común . El sistema en primer plano estaba dedicado a la entrada/salida y a la gestión del sistema. Incluía un procesador de 32 bits y cuatro canales de datos síncronos para dispositivos de almacenamiento masivo y de red, principalmente a través de canales HiPPI . ^{[ 28 ]}

Cada procesador en segundo plano constaba de una sección de cálculo , una sección de control y memoria local . La sección de cálculo realizaba aritmética escalar, de punto flotante y vectorial de 64 bits . La sección de control proporcionaba búferes de instrucciones, funciones de gestión de memoria y un reloj en tiempo real . Se incorporaron 16 kilopalabras (128 kbytes) de memoria local de alta velocidad a cada procesador en segundo plano para su uso como memoria temporal de trabajo. ^{[ 29 ]}

La memoria común consistía en SRAM CMOS de silicio , organizada en octantes de 64 bancos cada uno, con la posibilidad de hasta ocho octantes. El tamaño de palabra era de 64 bits más ocho bits de corrección de errores , y el ancho de banda total de la memoria era de 128 gigabytes por segundo. ^{[ 30 ]}

Al igual que en diseños anteriores, el núcleo del Cray-3 consistía en varios módulos , cada uno con varias placas de circuito impreso repletas de componentes. Para aumentar la densidad, los chips individuales de GaAs no se empaquetaban , sino que varios se montaban directamente mediante unión ultrasónica de oro a una placa de aproximadamente 25 mm (1 pulgada ) de lado. A continuación, las placas se volteaban y se acoplaban a una segunda placa que contenía el cableado eléctrico. Los cables de esta placa pasaban a través de orificios hasta la parte inferior (opuesta a los chips) del soporte del chip, donde se unían, intercalando así el chip entre las dos capas de la placa. Estos submódulos se apilaban en cuatro capas y, como en el Cray-2, se conectaban entre sí para formar un circuito 3D. ^{[ 21 ]} 

A diferencia del Cray-2, los módulos Cray-3 también incluían conectores de borde . Dieciséis de estos submódulos se conectaban entre sí en una matriz de 4×4 para formar un único módulo que medía 121 × 107 × 7 milímetros (4,76 pulg. × 4,21 pulg . × 0,28 pulg.) . Incluso con este empaquetado avanzado, la densidad del circuito era baja incluso para los estándares de la década de 1990, con aproximadamente 96 000 puertas por pulgada cúbica. ^{[ 31 ]} Las CPU modernas ofrecen millones de puertas por pulgada cuadrada, y la transición a circuitos 3D todavía se estaba considerando en 2017.     . ^{[ 32 ]}

Treinta y dos de estos módulos se apilaron y conectaron mediante una gran cantidad de cables de par trenzado para formar un único procesador. El tiempo de ciclo básico era de 2,11  ns, o 474  MHz, lo que permitía que cada procesador alcanzara aproximadamente 0,948 GFLOPS , y una máquina de 16 procesadores, un rendimiento teórico de 15,17 GFLOPS. La clave del alto rendimiento residía en el acceso de alta velocidad a la memoria principal, que permitía que cada proceso alcanzara hasta 8 GB/s. ^{[ 33 ]}

Los módulos estaban unidos en un chasis de aluminio conocido como "ladrillo". Los ladrillos estaban sumergidos en fluorinert líquido para su refrigeración, como en el Cray-2. Un sistema de cuatro procesadores con 64 módulos de memoria disipaba aproximadamente 88  kW de potencia. ^{[ 21 ]} El sistema completo de cuatro procesadores medía aproximadamente 510 mm (20 pulgadas ) de alto de adelante hacia atrás y un poco más de 0,61 m (2 pies) de ancho. ^{[ 34 ]}  

Para sistemas con hasta cuatro procesadores, el conjunto del procesador se ubicaba bajo una cubierta acrílica bronceada translúcida en la parte superior de un gabinete de 1,1 m de ancho, 0,71 m de profundidad y 1,3 m de alto, ^{[ 34 ]} con la memoria debajo, y luego las fuentes de alimentación y los sistemas de refrigeración en la parte inferior. Los sistemas de ocho y dieciséis procesadores se alojaban en un gabinete octogonal más grande. En general, el Cray-3 era considerablemente más pequeño que el Cray-2, que a su vez era relativamente pequeño en comparación con otras supercomputadoras. ^{[ 34 ]}   

Además del gabinete del sistema, un sistema Cray-3 también necesitaba uno o dos (dependiendo del número de procesadores) módulos de control del sistema (o "C-Pods"), de 52,5 pulgadas (1,33 m) de lado y 55,3 pulgadas (1,40 m) de alto, que contenían equipos de control de energía y refrigeración. ^{[ 34 ]}  

Se especificaron oficialmente las siguientes configuraciones posibles de Cray-3: ^{[ 35 ]}

El Cray-3 ejecutaba el sistema operativo Colorado Springs ( CSOS ), que se basaba en la versión 5.0 del sistema operativo UNICOS de Cray Research. Una diferencia importante entre CSOS y UNICOS era que CSOS se había adaptado al lenguaje C estándar, eliminando todas las extensiones PCC utilizadas en UNICOS. ^{[ 36 ]}

Gran parte del software disponible en Cray-3 se derivó de Cray Research e incluía, por ejemplo, el sistema X Window , compiladores de FORTRAN y C vectorizados , NFS y una pila TCP/IP . ^{[ 37 ] [ 36 ]}