Articulo de referencia

VÍA C7

La VIA C7 es una unidad central de procesamiento x86 diseñada por Centaur Technology y vendida por VIA Technologies . Historia del producto El C7 ofrece varias mejoras con respe...

La VIA C7 es una unidad central de procesamiento x86 diseñada por Centaur Technology y vendida por VIA Technologies .

Historia del producto

El C7 ofrece varias mejoras con respecto a los núcleos VIA C3 anteriores , pero es casi idéntico al último núcleo VIA C3 Nehemiah. El C7 se lanzó oficialmente en mayo de 2005, aunque según informes de mercado, la producción en masa no estaba en marcha en esa fecha. En mayo de 2006, el acuerdo de licencia cruzada de Intel con VIA expiró y no se renovó, lo que provocó la interrupción forzosa de los envíos del C3 el 31 de marzo de 2006, ya que VIA perdió los derechos del Socket 370 .

Placa base EPIA PX10000G Pico-ITX

La placa base PX10000G de VIA , basada en el formato propietario Pico-ITX  , utiliza un procesador C7 de 1 GHz con 128 kB de memoria caché . El chip se refrigera mediante un disipador de gran tamaño que cubre la mayor parte de la placa y un pequeño ventilador de 40 mm.

A principios de abril de 2008, la familia de miniordenadores HP 2133 , ultraportátiles y orientados al uso escolar, debutó con una  gama de procesadores C7-M de 1,0, 1,2 y 1,6 GHz basados ​​VIA. El modelo de menor velocidad estaba optimizado para ejecutar una distribución Linux de 4 GB basada en SSD con un precio inferior a 500 dólares, mientras que el modelo intermedio incluía Windows XP y el modelo superior venía con Windows Vista Business preinstalado de fábrica. HP optó por la CPU VIA C7-M de un solo núcleo para cumplir con el precio inicial fijo de 499 dólares, a pesar de que la línea de procesadores Atom de Intel, su competidora, debutó el 2 de abril de 2008.

Logotipo del procesador móvil VIA C7-M

El C7 se vende en cinco versiones principales:

  • C7 : para ordenadores de sobremesa/portátiles (1,5-2,0  GHz) - Encapsulado FCPGA Pentium-M,  FSB de 400, 533 y 800 MHz
  • C7-M : para móviles/sistemas embebidos (1,5-2,0  GHz) - Nano BGA 2, 21 mm × 21 mm,  FSB de 400 y 800 MHz
  • C7-M Ultra Low Voltage : para móviles/sistemas embebidos (1,0-1,6  GHz) - NanoBGA2, 21 mm × 21 mm,  FSB de 400 y 800 MHz
  • C7-D : similar al C7 original, pero compatible con RoHS [ 1 ] y comercializado como "procesador libre de carbono". Algunas variantes no son compatibles con PowerSaver.
  • Eden : Algunas CPU VIA Eden se basan en un núcleo C7 con bajo consumo de energía, tamaño de encapsulado reducido y frecuencias de reloj de tan solo 400  MHz.

núcleos de CPU

Esther

El modelo Esther (C5J) es el siguiente paso evolutivo del núcleo Nehemiah+ (C5P) de la línea VIA C3 .

Las nuevas características de este núcleo incluyen:

  • Consumo medio de energía inferior a 1 vatio.
  •  Funcionamiento a 2 GHz y un TDP de 20 vatios.
  • La caché L2 aumentó de 64k a 128k, y la asociatividad aumentó de 16 vías asociativas por conjuntos en C3 a 32 vías asociativas por conjuntos en C7.
  • VIA ha declarado [ 2 ] que el bus C7 se basa físicamente en el encapsulado de 479 pines del Pentium-M, pero utiliza el bus propietario VIA V4 para la señalización eléctrica, en lugar del bus AGTL+ Quad Pumped de Intel, evitando así la infracción legal.
  • La tecnología "Twin Turbo" consta de dos bucles de enganche de fase (PLL) , uno configurado a alta velocidad y el otro a menor velocidad. Esto permite ajustar la frecuencia del procesador en un solo ciclo. Una menor latencia de conmutación posibilita una regulación más precisa.
  • Compatibilidad con las instrucciones extendidas SSE2 y SSE3 .
  • El bit NX en modo PAE impide que los virus o atacantes puedan explotar fallos de software relacionados con el desbordamiento del búfer .
  • Compatibilidad de hardware con las funciones hash SHA-1 y SHA-256 .
  • Multiplicador de Montgomery basado en hardware que admite tamaños de clave de hasta 32K para criptografía de clave pública .

Opciones de diseño

  • C7 Esther supuso un paso evolutivo tras C3 Nehemiah, en el que VIA/Centaur siguió su enfoque tradicional de equilibrar el rendimiento con un presupuesto limitado de transistores y potencia.
  • La piedra angular de la filosofía de diseño de los chips de la serie C3 ha sido que incluso un núcleo escalar de ejecución en orden relativamente simple puede ofrecer un rendimiento razonable frente a un núcleo superescalar complejo de ejecución fuera de orden si cuenta con el apoyo de un "front-end" eficiente, es decir, mecanismos de precarga, caché y predicción de bifurcaciones .
  • En el caso del C7, el equipo de diseño se ha centrado en optimizar aún más el (front-end) del chip, es decir, el tamaño de la caché, la asociatividad y el rendimiento, así como el sistema de precarga. [ 3 ] Al mismo tiempo, no se han realizado cambios significativos en el núcleo de ejecución (back-end) del chip.
  • El C7 logra reducir aún más la brecha de rendimiento con los chips AMD/Intel, ya que la velocidad de reloj no está limitada térmicamente.

Véase también

Referencias

  1. "Preguntas frecuentes sobre informática verde y ROHS - VIA Technologies, Inc." . VIA Connect . 21/11/2007. Archivado del original el 21/11/2007 . Consultado el 04/08/2024 .
  2. Shilov, Anton. "VIA niega la licencia del bus Intel Pentium M" . X-bit labs. Archivado del original el 13 de mayo de 2007. Consultado el 23 de abril de 2007 .
  3. "Análisis detallado de la plataforma en RightMark Memory Analyzer. Parte 12: Procesadores VIA C7/C7-M" . Pricenfees.com . Consultado el 12 de marzo de 2007 .

Lecturas adicionales

  • Smith, Van (10 de marzo de 2006). "Una mirada al interior del VIA C7-M" . VIA Arena . Archivado del original el 21 de febrero de 2014.
  • Análisis del EPIA EN15000 con procesador VIA C7
  • Procesador VIA C7
  • Procesador VIA C7-M
  • Análisis detallado de la plataforma en RightMark Memory Analyzer. Parte 12: Procesadores VIA C7/C7-M, traducido al inglés.
  • http://www.cpushack.com/VIA.html
  • https://www.pricenfees.com/digit-life-archives/via-cyrix-iii-samuel-2-600-667-mhz
  • https://web.archive.org/web/20060615180950/http://www.sandpile.org/impl/c5xl.htm