WDC 65C816

El 65C816 tiene dos modos de funcionamiento: "modo de emulación", en el que las operaciones de 16 bits son invisibles (los registros de índice se fuerzan a ocho bits) y el chip parece muy similar al 6502, con los mismos tiempos de ciclo para los códigos de operación; y "modo nativo", que expone todas las nuevas características. La CPU entra automáticamente en modo de emulación al encenderse o reiniciarse, lo que permite reemplazar un 65(C)02, siempre que se realicen los cambios de circuito necesarios para adaptar la diferente disposición de pines. ^{[ 4 ]}

El cambio más evidente en el 65C816 cuando se ejecuta en modo nativo es la expansión de los distintos registros de 8 bits a 16 bits. Esta mejora afecta al acumulador ( A), los registros de índiceX y , y el puntero de pila ( ). No afecta al contador de programa ( ), que siempre ha sido de 16 bits. ^{[ 13 ]}YSPPC

Cuando se ejecuta en modo nativo, dos bits en el registro de estado cambian su significado. En el 6502 original, los bits 4 y 5 no se utilizaban, aunque el bit 4 se denomina bindicador de interrupción ( ). En modo nativo, el bit 4 se convierte en el xindicador y el bit 5 en el mindicador . Estos bits controlan si los registros de índice ( x) y el acumulador/memoria ( m) tienen un tamaño de 8 o 16 bits. Los ceros en estos bits establecen tamaños de 16 bits, los unos establecen tamaños de 8 bits. Estos bits se bloquean en unos cuando el procesador se enciende o se reinicia, pero se vuelven modificables cuando el procesador cambia a modo nativo. ^{[ 13 ]}

En el modo de operación nativo, los registros acumulador e índice pueden configurarse a 16 u 8 bits a discreción del programador mediante las REPinstrucciones SEPpara manipular los bits de mlos xregistros de estado. Esta función permite al programador realizar operaciones con datos de tamaño palabra o byte. Dado que los tamaños de los registros acumulador e índice se pueden configurar de forma independiente, es posible, por ejemplo, configurar el acumulador a ocho bits y los registros índice a 16 bits, lo que permite al programador manipular bytes individuales en un  rango de 64 KB sin necesidad de realizar aritmética de punteros.

Cuando el tamaño de los registros se establece en 16 bits, un acceso a memoria buscará o almacenará dos bytes contiguos a una velocidad de un byte por ciclo de reloj. Por lo tanto, una instrucción de lectura-modificación-escritura, como ROR <addr>, cuando se usa con el acumulador establecido en 16 bits, afectará a dos bytes contiguos de memoria, no a uno, y consumirá más ciclos de reloj que cuando el acumulador se establece en ocho bits. De manera similar, todas las operaciones aritméticas y lógicas serán operaciones de 16 bits. ^{[ 14 ]}

Otro cambio importante en el sistema mientras se ejecuta en modo nativo es que el modelo de memoria se expande a un formato de 24 bits desde el formato original de 16 bits del 6502. El 65C816 utiliza dos registros de 8 bits, el registro del banco de datos ( DB) y el registro del banco de programa ( PB), para establecer los bits 16-23 de la dirección, generando efectivamente direcciones de 24 bits. En ambos casos, "banco" se refiere a un  segmento contiguo de memoria de 64 KB que está delimitado por el rango de direcciones $xx0000–$xxFFFF, donde xxes la dirección del banco, es decir, los bits 16-23 de la dirección efectiva. Tanto DBcomo PBse inicializan a $00al encender o reiniciar. ^{[ 15 ]}

Durante un ciclo de búsqueda de código de operación u operando , PBse antepone al contador de programa ( PC) para formar la dirección efectiva de 24 bits. Si se PCproduce un "retorno" (vuelve a cero), PBno se incrementará. Por lo tanto, un programa está limitado por los límites del banco en el que se está ejecutando. Este modelo de memoria implica que los destinos de las bifurcaciones y subrutinas deben estar en el mismo banco que la instrucción que realiza la bifurcación o llamada, a menos que se utilicen saltos "largos" o llamadas a subrutinas para ejecutar código en otro banco. Para garantizar la coherencia del código al transferir el control entre bancos, PBsolo se puede cambiar cuando PCtambién se establece al mismo tiempo. ^{[ 16 ] [ 17 ]}

Durante un ciclo de búsqueda o almacenamiento de datos, DBse antepone a una dirección de datos de 16 bits para formar la dirección efectiva de 24 bits en la que se accederá a los datos. Esta característica del procesador permite ejecutar correctamente código 6502 o 65C02 que utiliza direcciones de 16 bits para referenciar elementos de datos. DBse puede cambiar bajo control del programa, algo que podría hacerse para acceder a datos más allá de los límites del direccionamiento de 16 bits. Además, DBse incrementará temporalmente si una dirección se indexa más allá de los límites del banco actualmente en DB. DBse ignora si se especifica una dirección de 24 bits como operando de una instrucción de búsqueda/almacenamiento de datos, o si la dirección efectiva está en la página directa (cero) o en la pila de hardware$00 . En este último caso, se utiliza un banco implícito para generar la dirección efectiva. ^{[ 17 ]}

Una adición más al conjunto de registros es el registro de página directa de 16 bits ( DP), que establece la dirección base para lo que antes se llamaba página cero , pero ahora se denomina página directa . El direccionamiento de página directa utiliza una dirección de 8 bits, lo que resulta en un acceso más rápido que cuando se utiliza una dirección de 16 o 24 bits. Además, algunos modos de direccionamiento que ofrecen indirección solo son posibles en la página directa. En el 65(c)02, la página directa siempre son los primeros 256 bytes de memoria, de ahí el nombre de "página cero". En modo nativo, el 65C816 puede reubicar la página directa (cero) en cualquier lugar del banco $00(los primeros 64  KB de memoria) escribiendo la dirección inicial de 16 bits en DP. Hay una penalización de acceso de un ciclo si DPno se establece en un límite de página exacto, es decir, si el valor en DPno es $xx00, donde xxes el byte más significativo. ^{[ 18 ]}

El modo de operación actual se almacena en el ebit de emulación ( ). Habiendo agregado ya los nuevos bits xy mal conjunto anterior de seis indicadores en el registro de estado ( SR), no quedaban suficientes bits para almacenar el nuevo bit de modo. En su lugar, se utilizó una solución única en la que el bit de modo se dejó "invisible", sin poder ser accedido directamente. La instrucción XCE(e X change Carry with Emulation ) intercambia el valor del bit de emulación con el cbit de acarreo ( ), bit 0 en SR. Por ejemplo, si se desea entrar en modo nativo después de que el procesador haya arrancado, se usaría CLCpara borrar el bit de acarreo y luego XCEpara escribirlo en el bit de emulación. ^{[ 19 ]} Para volver al modo de emulación 65c02 se usa SECseguido de XCE. ^{[ 20 ]}

Internamente, el 65C816 es un diseño completamente de 16 bits. Los bits y mdeterminan cómo los registros de usuario (acumulador e índice) aparecen para el resto del sistema. Al reiniciarse, el 65C816 arranca en modo de emulación 6502, en el que y están bloqueados a . Por lo tanto, los registros están bloqueados a un tamaño de ocho bits. El byte más significativo (MSB) del acumulador (el -acumulador) no es directamente accesible, pero se puede intercambiar con el byte menos significativo (LSB) del acumulador (el -acumulador) mediante la instrucción . No hay una operación correspondiente para los registros de índice ( y ), cuyos MSB están bloqueados a .xSRmx1BAXBAXY$00

Al cambiar al modo nativo, el bit más significativo (MSB) de Xy Yserá cero, y el Bacumulador permanecerá sin cambios. Si se borra el mbit en , el acumulador se "agrupará" con el acumulador para formar un registro de 16 bits (llamado acumulador ). Una operación de carga/almacenamiento o aritmética/lógica que involucre el acumulador o la memoria será una operación de 16 bits; se requieren dos ciclos de bus para obtener/almacenar un valor de 16 bits.SRBAC

Si se borra el xbit SR, ambos registros de índice se establecerán en 16 bits. Si se utiliza para indexar una dirección, por ejemplo, LDA SOMEWHERE,X, el valor de 16 bits del registro de índice se sumará a la dirección base para formar la dirección efectiva.

Si el mbit en SRestá activado, el acumulador volverá a ser un registro de 8 bits y las operaciones subsiguientes en el acumulador, con algunas excepciones, serán operaciones de 8 bits. El Bacumulador conservará el valor que tenía cuando se configuró a 16 bits. Las excepciones son las instrucciones que transfieren el registro de página directa ( DP) y el puntero de pila ( SP) hacia/desde el acumulador. Estas operaciones siempre son de 16 bits de ancho en modo nativo, independientemente del estado del mbit en SR.

Si el xbit SRestá activado, no solo los registros de índice volverán a ser de 8 bits, sino que se perderá todo lo que estuviera en el MSB cuando tenían un ancho de 16 bits, algo que un programador de lenguaje ensamblador no puede permitirse olvidar. ^{[ 21 ]}

• Eyes, David; Lichty, Ron (1986). Programación del 65816, incluyendo el 6502, 65C02, 65802. Prentice Hall. ISBN 978-0893037895.