
Una matriz de puertas lógicas (gate array) es un método para el diseño y la fabricación de circuitos integrados de aplicación específica (ASIC) que utiliza un chip prefabricado con componentes que posteriormente se interconectan en dispositivos lógicos (por ejemplo, puertas NAND , biestables , etc.) según un pedido personalizado, añadiendo capas de interconexión metálicas en la fábrica. Fue popular durante la crisis de la industria de semiconductores en la década de 1980, y su uso disminuyó a finales de la década de 1990. [ 1 ]
También se han empleado tecnologías similares para diseñar y fabricar matrices analógicas, analógicas-digitales y estructuradas, pero, en general, no se las denomina matrices de puertas lógicas.
Los conjuntos de puertas lógicas también se conocen como conjuntos lógicos no comprometidos (ULA), que también ofrecían funciones de circuitos lineales, [ 2 ] y chips semicustomizados . [ 3 ]
Historia
Desarrollo
Los arreglos de puertas tuvieron varias rutas de desarrollo simultáneas. Ferranti en el Reino Unido fue pionera en la comercialización de la tecnología ULA bipolar , [ 4 ] ofreciendo circuitos de "100 a 10 000 puertas y más" para 1983, [ 5 ] [ 6 ] aunque en la práctica entregaba productos con 4000 puertas en ese momento. [ 7 ] El liderazgo inicial de la compañía en chips semicustomizados, con la aplicación inicial de un circuito integrado ULA que involucraba una cámara de Rollei en 1972, expandiéndose a "prácticamente todos los fabricantes de cámaras europeos" como usuarios de la tecnología, llevó a la compañía al dominio de este mercado particular durante la década de 1970. Sin embargo, para 1982, hasta 30 compañías habían comenzado a competir con Ferranti, reduciendo la cuota de mercado de la compañía a alrededor del 30 por ciento. Los "principales competidores" de Ferranti eran otras compañías británicas como Marconi y Plessey , ambas con licencia de tecnología de otra compañía británica, Micro Circuit Engineering. [ 8 ] Una iniciativa contemporánea, UK5000, también buscaba producir una matriz de puertas CMOS con "5000 puertas utilizables", con la participación de British Telecom y varias otras importantes empresas tecnológicas británicas. [ 9 ]
IBM desarrolló módulos maestros bipolares propios que utilizó en la fabricación de mainframes a finales de la década de 1970 y principios de la de 1980, pero nunca los comercializó externamente. Fairchild Semiconductor también experimentó brevemente a finales de la década de 1960 con matrices bipolares de lógica diodo-transistor y lógica transistor-transistor llamadas Micromosaic y Polycell. [ 10 ]
La tecnología CMOS (semiconductor complementario de óxido metálico ) abrió la puerta a la amplia comercialización de matrices de puertas. Las primeras matrices de puertas CMOS fueron desarrolladas por Robert Lipp [ 11 ] [ 12 ] en 1974 para International Microcircuits, Inc. [ 10 ] (IMI), un taller de fotomáscaras de Sunnyvale fundado por Frank Deverse, Jim Tuttle y Charlie Allen, exempleados de IBM. Esta primera línea de productos empleaba tecnología CMOS de metal de un solo nivel de 7,5 micras y abarcaba desde 50 hasta 400 puertas . La tecnología de diseño asistido por computadora (CAD) en ese momento era muy rudimentaria debido a la baja potencia de procesamiento disponible, por lo que el diseño de estos primeros productos solo estaba parcialmente automatizado.
Este producto fue pionero en varias características que se convirtieron en estándar en diseños futuros. Las más importantes fueron: la estricta organización de transistores de canal n y canal p en pares de 2 a 3 filas a lo largo del chip; y la ejecución de todas las interconexiones en cuadrículas en lugar del espaciado personalizado mínimo, que había sido el estándar hasta entonces. Esta innovación posterior allanó el camino a la automatización completa cuando se combinó con el desarrollo de matrices CMOS de 2 capas. La personalización de estas primeras piezas era algo tediosa y propensa a errores debido a la falta de buenas herramientas de software. [ 10 ] IMI aprovechó las técnicas de desarrollo de placas de circuito impreso para minimizar el esfuerzo de personalización manual. Los chips en ese momento se diseñaban a mano, dibujando todos los componentes e interconectándolos en láminas de Mylar con cuadrícula de precisión, utilizando lápices de colores para delinear cada capa de procesamiento. Luego, las láminas de Rubylith se cortaban y despegaban para crear una representación a escala (típicamente) de 200× a 400× de la capa de proceso. Esto luego se fotorreducía para hacer una máscara 1×. La digitalización, en lugar del grabado en rubílito, se estaba consolidando como la tecnología más novedosa, pero inicialmente solo eliminaba la etapa de grabado en rubílito; los dibujos seguían siendo manuales y luego se digitalizaban manualmente. Mientras tanto, las placas de circuito impreso habían pasado del grabado en rubílito personalizado a la cinta de circuito impreso para las interconexiones. IMI creó ampliaciones fotográficas a escala de las capas base. Mediante el uso de calcomanías de conexiones de puertas lógicas y cinta de circuito impreso para interconectar estas puertas, se podían diseñar rápidamente circuitos personalizados a mano para estos circuitos relativamente pequeños, y fotorreducirlos utilizando las tecnologías existentes.
Tras una ruptura con IMI, Robert Lipp fundó California Devices, Inc. (CDI) en 1978 con dos socios silenciosos, Bernie Aronson y Brian Tighe. CDI desarrolló rápidamente una línea de productos competitiva con IMI y, poco después, una línea de productos de una sola capa de compuertas de silicio de 5 micras con densidades de hasta 1200 compuertas. Un par de años más tarde, CDI lanzó matrices de compuertas "sin canal" que reducían los bloqueos de filas causados por una subcapa de silicio más compleja que precableaba las conexiones de los transistores individuales a las ubicaciones necesarias para las funciones lógicas comunes, simplificando la interconexión metálica de primer nivel. Esto aumentó la densidad de los chips en un 40 %, reduciendo significativamente los costos de fabricación. [ 11 ]
Innovación

Las primeras matrices de puertas lógicas tenían un rendimiento bajo y eran relativamente grandes y caras en comparación con la tecnología n-MOS de vanguardia que se utilizaba entonces para chips personalizados. La tecnología CMOS se centraba en aplicaciones de muy bajo consumo, como chips para relojes e instrumentación portátil alimentada por batería, no en el rendimiento. Además, su rendimiento era muy inferior al de la tecnología lógica dominante existente: la lógica transistor-transistor . Sin embargo, existían muchas aplicaciones específicas donde resultaban invaluables, sobre todo en aplicaciones de bajo consumo, reducción de tamaño, portátiles y aeroespaciales, así como en productos sensibles al tiempo de comercialización. Incluso estas pequeñas matrices podían reemplazar una placa llena de puertas lógicas transistor-transistor si el rendimiento no era un problema. Una aplicación común, la combinación de varios circuitos más pequeños que daban soporte a un circuito LSI más grande en una placa, se conocía popularmente como "recolección de basura". Y el bajo coste de desarrollo y de las herramientas personalizadas hizo que la tecnología estuviera al alcance de los presupuestos más modestos. Los primeros conjuntos de puertas lógicas desempeñaron un papel importante en la locura por la radio CB en la década de 1970 , así como un vehículo para la introducción de otros productos de producción masiva posteriores, como módems y teléfonos celulares. [ 13 ]
A principios de la década de 1980, las matrices de puertas lógicas comenzaron a salir de sus aplicaciones de nicho para llegar al mercado general. Varios factores tecnológicos y de mercado convergieron. El tamaño y el rendimiento aumentaron; la automatización maduró; la tecnología se puso de moda cuando, en 1981, IBM presentó su nuevo ordenador central insignia, el 3081 , con una CPU que incluía matrices de puertas lógicas. Se utilizaron en un producto de consumo, el ZX81, y la entrada de nuevos competidores al mercado aumentó su visibilidad y credibilidad. [ 14 ] [ 15 ]
En 1981, Wilfred Corrigan , Bill O'Meara, Rob Walker y Mitchell "Mick" Bohn fundaron LSI Logic . [ 16 ] Su intención inicial era comercializar matrices de puertas lógicas acopladas por emisor, pero descubrieron que el mercado se estaba moviendo rápidamente hacia CMOS. En cambio, licenciaron la línea CMOS de puerta de silicio de CDI como segunda fuente . Este producto los estableció en el mercado mientras desarrollaban su propia línea patentada de metal de 2 capas de 5 micras. Esta última línea de productos fue el primer producto comercial de matriz de puertas susceptible de automatización completa. LSI desarrolló un conjunto de herramientas de desarrollo patentadas que permitían a los usuarios diseñar su propio chip desde sus propias instalaciones mediante el acceso remoto al sistema de LSI Logic.
Sinclair Research adaptó un diseño mejorado del ZX80 a un chip ULA para el ZX81 , y posteriormente utilizó un ULA en el ZX Spectrum . Se fabricó un chip compatible en Rusia como T34VG1. [ 17 ] Acorn Computers utilizó varios chips ULA en el BBC Micro , y posteriormente un único ULA para el Acorn Electron . Muchos otros fabricantes de la época del auge de los ordenadores domésticos utilizaron ULA en sus máquinas. El IBM PC se apoderó de gran parte del mercado de los ordenadores personales, y los volúmenes de ventas hicieron que los chips totalmente personalizados fueran más económicos. La serie Amiga de Commodore utilizó matrices de puertas para los chips personalizados Gary y Gayle, como pueden sugerir sus nombres en clave.
En un intento por reducir los costos y aumentar la accesibilidad del diseño y la producción de matrices de puertas lógicas, Ferranti presentó en 1982 una herramienta de diseño asistido por computadora para su producto de matriz lógica no comprometida (ULA), llamada ULA Designer. Si bien su adquisición costaba 46.500 libras esterlinas, esta herramienta prometía reducir los costos a alrededor de 5.000 libras esterlinas por diseño, más costos de fabricación de 1 a 2 libras esterlinas por chip en grandes volúmenes, en contraste con los 15.000 libras esterlinas que suponía contratar los servicios de Ferranti para el proceso de diseño. [ 18 ] Basada en una minicomputadora PDP-11/23 con RSX/11M, pantalla gráfica, teclado, tarjeta digitalizadora, consola de control y trazador opcional, la solución buscaba satisfacer las necesidades de diseño de matrices de puertas de 100 a 10 000 puertas. El diseño era realizado íntegramente por la organización que adquiría la solución, comenzando con un plan lógico, continuando con la disposición de la lógica en la propia matriz de puertas y concluyendo con la definición de una especificación de prueba para la verificación de la lógica y el establecimiento de un régimen de pruebas automatizado. La verificación de los diseños terminados era realizada por especialistas externos tras la transferencia del diseño a un centro CAD en Manchester, Inglaterra o Sunnyvale, California, posiblemente a través de la red telefónica. La creación de prototipos de los diseños terminados requería aproximadamente de 3 a 4 semanas. La minicomputadora también era adaptable para funcionar como sistema de laboratorio u oficina, según correspondiera. [ 19 ]
Ferranti continuó con el desarrollo de ULA Designer con el producto Silicon Design System, basado en el VAX-11/730 con 1 MB de RAM, disco Winchester de 120 MB y una pantalla de alta resolución controlada por una unidad gráfica con 500 KB de memoria propia para "capacidades de edición, dibujo y gestión de ventanas de alta velocidad". El software estaba disponible por separado para organizaciones que ya utilizaban sistemas VAX-11/780 para proporcionar un entorno multiusuario, pero el paquete de hardware y software como "sistema independiente" estaba diseñado para ofrecer una solución más asequible con una "respuesta más rápida" durante el proceso de diseño. El conjunto de herramientas incluidas en el uso del producto comprendía la definición de la lógica y el cronograma de pruebas (utilizando los lenguajes de descripción propios de Ferranti), la simulación lógica , la definición y verificación del diseño y la generación de máscaras para matrices de puertas prototipo. El sistema también buscaba admitir diseños completamente enrutados automáticamente, utilizando características arquitectónicas de las matrices enrutables automáticamente (AR) de Ferranti para ofrecer un "sistema de diseño automático con un 100% de éxito", lo que conllevaba un aumento en el área de silicio de aproximadamente un 25%. [ 20 ]
Otras empresas británicas desarrollaron productos para el diseño y la fabricación de matrices de puertas lógicas. Qudos Limited, una empresa derivada de la Universidad de Cambridge, ofreció un producto de diseño de chips llamado Quickchip, disponible para los sistemas VAX y MicroVAX II y como una solución completa llave en mano de 11 000 dólares, que proporcionaba un conjunto de herramientas muy similares a las de los productos de Ferranti, incluyendo diseño automático, enrutamiento, comprobación de reglas y funcionalidad de simulación para el diseño de matrices de puertas lógicas. Qudos empleó litografía por haz de electrones, [ 21 ] grabando diseños en dispositivos ULA de Ferranti que formaban la base física de estos chips personalizados. Los costes típicos de producción de prototipos se indicaron en 100 libras esterlinas por chip. [ 22 ] Posteriormente, Quickchip se adaptó a la estación de trabajo Acorn Cambridge , con una versión de gama baja para el BBC Micro , [ 23 ] y al Acorn Archimedes . [ 24 ]
Alternativas
La competencia indirecta surgió con el desarrollo de la matriz de puertas programables en campo (FPGA). Xilinx se fundó en 1984, y sus primeros productos eran muy similares a las primeras matrices de puertas: lentos y caros, aptos solo para algunos nichos de mercado. Sin embargo, la ley de Moore los convirtió rápidamente en una fuerza importante y, a principios de la década de 1990, estaban revolucionando seriamente el mercado de las matrices de puertas. [ 25 ]
Los diseñadores seguían deseando una forma de crear sus propios chips complejos sin el coste de un diseño totalmente personalizado, y finalmente, este deseo se cumplió con la llegada no solo de la FPGA, sino también del dispositivo lógico programable complejo (CPLD), las celdas estándar configurables metálicas (MCSC) y los ASIC estructurados. Mientras que una matriz de puertas requería una fundición de obleas de semiconductores para depositar y grabar las interconexiones, la FPGA y el CPLD contaban con interconexiones programables por el usuario. El enfoque actual consiste en fabricar prototipos con FPGA, ya que el riesgo es bajo y la funcionalidad se puede verificar rápidamente. Para dispositivos pequeños, los costes de producción son suficientemente bajos. Sin embargo, para FPGA grandes, la producción es muy costosa, consume mucha energía y, en muchos casos, no alcanza la velocidad requerida. Para solucionar estos problemas, varias empresas de ASIC, como BaySand, Faraday, Gigoptics y otras, ofrecen servicios de conversión de FPGA a ASIC.
Rechazar
Si bien el mercado experimentó un auge, las ganancias de la industria fueron escasas. Los semiconductores sufrieron una serie de recesiones intermitentes durante la década de 1980 que crearon un ciclo de auge y caída. Las recesiones generales de 1980 y 1981-1982 fueron seguidas por altas tasas de interés que frenaron la inversión de capital. Esta reducción causó estragos en el negocio de los semiconductores, que en ese momento dependía en gran medida de la inversión de capital. Los fabricantes, desesperados por mantener sus plantas de fabricación a plena capacidad y costear la modernización constante en una industria de rápido crecimiento, se volvieron hipercompetitivos. La entrada de numerosos nuevos competidores en el mercado redujo los precios de las matrices de puertas lógicas hasta los costos marginales de los fabricantes de silicio. Empresas sin fábrica propia, como LSI Logic y CDI, sobrevivieron vendiendo servicios de diseño y tiempo de computación en lugar de ingresos por producción. [ 11 ]
A principios del siglo XXI, el mercado de matrices de puertas lógicas era un vestigio de lo que fue, impulsado por las conversiones a FPGA realizadas por razones de costo o rendimiento. IMI abandonó las matrices de puertas lógicas para dedicarse a los circuitos de señal mixta y posteriormente fue adquirida por Cypress Semiconductor en 2001; CDI cerró sus puertas en 1989; y LSI Logic abandonó el mercado en favor de productos estándar y finalmente fue adquirida por Broadcom. [ 26 ]
Diseño
Una matriz de puertas lógicas (gate array) es un chip de silicio prefabricado cuyos transistores , en su mayoría , no tienen una función predeterminada. Estos transistores se pueden conectar mediante capas metálicas para formar puertas lógicas NAND o NOR estándar . Estas puertas lógicas se pueden interconectar posteriormente para formar un circuito completo en la misma capa metálica o en capas posteriores. La creación de un circuito con una función específica se logra añadiendo esta capa o capas finales de interconexiones metálicas al chip al final del proceso de fabricación, lo que permite personalizar la función del chip según se desee. Estas capas son análogas a las capas de cobre de una placa de circuito impreso .
Las primeras matrices de puertas lógicas estaban compuestas por transistores bipolares , generalmente configurados como lógica transistor-transistor de alto rendimiento , lógica acoplada por emisor o lógica de modo de corriente . Posteriormente se desarrollaron las matrices de puertas lógicas CMOS (semiconductor complementario de óxido metálico ), que llegaron a dominar la industria.
Las matrices de puertas lógicas con chips sin terminar dispuestos en una oblea suelen prefabricarse y almacenarse en grandes cantidades, independientemente de los pedidos de los clientes. El diseño y la fabricación, según las especificaciones de cada cliente, se pueden completar en menos tiempo que con celdas estándar o diseños totalmente personalizados . El enfoque de matrices de puertas lógicas reduce los costos de las máscaras de ingeniería no recurrentes, ya que se necesitan producir menos máscaras personalizadas. Además, se reducen los plazos de entrega y los costos de las herramientas de prueba de fabricación: se pueden usar los mismos dispositivos de prueba para todos los productos de matrices de puertas lógicas fabricados con el mismo tamaño de chip . Las matrices de puertas lógicas fueron las predecesoras de los ASIC estructurados más complejos ; a diferencia de las matrices de puertas lógicas, los ASIC estructurados suelen incluir memorias y/o bloques analógicos predefinidos o configurables.
Un circuito de aplicación debe construirse sobre una matriz de puertas lógicas con suficientes puertas, cableado y pines de E/S. Dado que los requisitos varían, las matrices de puertas lógicas suelen presentarse en familias, donde los miembros más grandes disponen de más recursos, pero, por consiguiente, son más caros. Si bien el diseñador puede calcular con relativa facilidad la cantidad de puertas y pines de E/S necesarios, el número de pistas de enrutamiento requeridas puede variar considerablemente incluso entre diseños con la misma cantidad de lógica. (Por ejemplo, un conmutador de barra cruzada requiere mucho más enrutamiento que una matriz sistólica con la misma cantidad de puertas). Dado que las pistas de enrutamiento no utilizadas aumentan el costo (y disminuyen el rendimiento) del componente sin aportar ningún beneficio, los fabricantes de matrices de puertas lógicas procuran proporcionar las pistas justas para que la mayoría de los diseños que se ajusten en términos de puertas y pines de E/S puedan enrutarse. Esto se determina mediante estimaciones, como las derivadas de la regla de Rent, o mediante experimentos con diseños existentes.
Las principales desventajas de las matrices de puertas lógicas son su menor densidad y rendimiento en comparación con otros enfoques de diseño de ASIC. Sin embargo, este estilo suele ser una opción viable para volúmenes de producción bajos.
Usos
Los arreglos de puertas lógicas se utilizaron ampliamente en las computadoras domésticas a principios y mediados de la década de 1980, incluyendo la ZX81 , la ZX Spectrum , la BBC Micro , la Acorn Electron , la Advance 86 y la Commodore Amiga .
En la década de 1980, las CPU Forth Novix N4016 y HP Serie 3000 37, ambas máquinas de pila , se implementaron mediante matrices de puertas, al igual que algunas funciones de terminal gráfico. [ 27 ] [ 28 ] Parte del hardware de soporte en los servidores DEC y HP de al menos la década de 1990 se implementó mediante matrices de puertas. [ 29 ] [ 30 ]
Referencias
- ↑ Pearson, Ed; Bethel, Cindy L. (abril de 2016). "Una revisión de diseño: conceptos para mitigar ataques de inyección SQL" . 4.º Simposio Internacional sobre Seguridad y Análisis Forense Digital (ISDFS) de 2016. IEEE. pág. 169. doi : 10.1109/isdfs.2016.7473537 . ISBN 978-1-4673-9865-7.
- ↑ La familia de matrices no comprometidas de 224 celdas . División de Componentes Electrónicos de Ferranti. Marzo de 1977. pág. 1. Consultado el 23 de febrero de 2021 .
- ↑ Harris, J. (1993). "Ferrani y la industria británica de semiconductores". IEEE Annals of the History of Computing . 15 (3): 23– 33.
- ↑ Grierson, JR (julio de 1983). "El uso de matrices de puertas en telecomunicaciones" . British Telecommunications Engineering . 2 (2): 78– 80. ISSN 0262-401X . Recuperado el 26 de febrero de 2021.
En el Reino Unido, Ferranti, con sus matrices de aislamiento difuso de colector bipolar (CDI), fue pionera en el uso comercial de matrices de puertas y durante muchos años esta fue, con mucho, la tecnología más utilizada.
- ↑ "Todo el mundo habla de los circuitos integrados de Ferranti" . British Telecom Journal . 3 (4). Enero de 1983. Consultado el 23 de enero de 2021 .
- ↑ Guía de referencia rápida de circuitos discretos e integrados de Ferranti . Ferranti. 1982. págs. IC4 . Consultado el 23 de febrero de 2021 .
- ↑ Guía de referencia rápida de Ferranti Semiconductors . Ferranti PLC. Febrero de 1983. págs. ULA6 . Consultado el 13 de septiembre de 2025 .
- ↑ Turmaine, Bradley (6 de octubre de 1982). "Gran Bretaña desarrolla circuitos integrados semicustomizados y personalizados" . Heidelberg Elektronik Industrie . págs. 43–46 . Consultado el 4 de marzo de 2022 .
- ↑ "Microelectrónica de silicio en los laboratorios de investigación de British Telecom" . British Telecommunications Engineering : 230–236 . Octubre de 1986. Consultado el 4 de marzo de 2022 .
- 1 2 3 "1967: Los circuitos integrados de aplicación específica emplean diseño asistido por computadora" . The Silicon Engine . Museo de Historia de la Computación . Recuperado el 28 de enero de 2018 .
- 1 2 3 Lipp, Bob historia oral . Museo de Historia de la Computación . 14 de febrero de 2017. Recuperado el 28 de enero de 2018 .
- ↑ "Gente" . El motor de silicio . Museo de Historia de la Computación . Consultado el 28 de enero de 2018 .
- ↑ Seitz, Frederick (1982). "Reseña histórica de los semiconductores". Actas del IEEE . 70 (5): 516– 547. doi : 10.1109/PROC.1982.12345 .
- ↑ Smith, Chris (2010). El ZX Spectrum ULA: Cómo diseñar un microordenador . ZX Design and Media. ISBN 9780956507105OCLC 751703922
- ↑ "Lógica de circuitos integrados no comprometida" . Diseño práctico . EDN. 5 de abril de 1980.
- ↑ Panel de historia oral de LSI Logic . Museo de Historia de la Computación. 30 de noviembre de 2011. Consultado el 28 de enero de 2018 .
- ↑ T34ВГ1 — artículo sobre el chip compatible con ULA del ZX Spectrum (en ruso)
- ↑ "Haz patatas fritas en casa" . Diseño . Marzo de 1982. pág. 17. Consultado el 1 de marzo de 2022 .
- ^ "Ferranti presenta el sistema CAD para matrices de puertas" . Elektronikpraxis de Würzburg . No. 105. Febrero de 1982. p. 54 . Consultado el 1 de marzo de 2022 .
- ↑ Walker, Anthony V. (marzo de 1984). "La automatización reduce el tiempo de diseño para matrices de puertas" . Computer Design . págs. 197–198 , 200, 202, 204. Recuperado el 1 de marzo de 2022 .
- ↑ Coffey, Margaret (15 de octubre de 1986). "Un mercado emergente para herramientas de ingeniería británicas" . Electronic Business . págs. 46, 48. Recuperado el 2 de marzo de 2022 .
- ↑ "Las universidades eligen el diseño de chips en la BBC" . Acorn User . Abril de 1986. pág. 15. Consultado el 10 de octubre de 2020 .
- ↑ "Noticias breves" . Usuario de Acorn . Septiembre de 1986. pág. 7. Consultado el 10 de octubre de 2020 .
- ↑ Expansión de hardware y aplicaciones de software para el sistema Archimedes (PDF) . Acorn Computers Limited. Septiembre de 1988. pág. 22. Consultado el 25 de abril de 2021 .
- ↑ Henderson, R. (1988). "Tecnología de matrices de puertas: de Ferranti a la lógica LSI". Microelectronics Journal . 19 (4): 201– 210.
- ↑ "Compañías" . The Silicon Engine . Museo de Historia de la Computación . Consultado el 28 de enero de 2018 .
- ↑ Amerson, FC (septiembre de 1985). "Simplicidad en una arquitectura de computadora microcodificada" (PDF) . Hewlett Packard Journal . 36 (9): 7–12 .
El chip de CPU Serie 37 es una matriz de puertas CMOS que utiliza casi 8000 puertas.
- ↑ Watkins, JE; Brown, PA; Szeman, G.; Carrie, SE (agosto de 1984). "Diseño de hardware de la computadora personal HP 150... en realidad son dos productos: una computadora y una terminal" (PDF) . Hewlett Packard Journal . 35 (8): 25–30 .
Para reducir la cantidad de circuitos integrados en la tarjeta de video, se utilizan una PLA (matriz lógica programable) y una matriz de puertas TTL. La matriz de puertas implementa la mayor parte del circuito de la sección del controlador gráfico, incluido el control de la RAM. En comparación con los circuitos discretos, la matriz de puertas consume una quinta parte del espacio, una cuarta parte de la energía y la mitad del costo.
- ↑ Allison, BR; Van Ingen, C. (1992). "Descripción técnica de la familia DEC 7000 y DEC 10000 AXP" (PDF) . Digital Technical Journal . 4 (4): 100–.
Todos los módulos utilizan matrices de puertas de la serie LSI Logic LCA100K para la interfaz del bus del sistema y para las funciones lógicas en la placa. El LSI Logic LCA100K cuenta con hasta 235K puertas NAND de dos entradas. Todos los módulos utilizan el mismo circuito controlador de E/S personalizado dentro de sus respectivas matrices de puertas para controlar y recibir el bus del sistema. Se desarrolló un paquete personalizado de matriz de cuadrícula de pines (PGA) de 419 pines para alojar todas las matrices de puertas de la interfaz del bus. ... Un sistema DEC 7000 mínimo incluye 430.000 puertas lógicas contenidas en matrices de puertas, mientras que un
VAX 6000 Modelo 200
mínimo incluye 94.000 puertas.
- ↑ Bening, LC; Brewer, TM; Foster, HD; Quigley, JS; Sussman, RA; Vogel, PF; Wells, AW (1997). "Diseño físico de matrices de puertas de 0,35 μm para servidores de multiprocesamiento simétrico" (PDF) . Hewlett-Packard Journal . 48 (2): 95–103 .
Los PA 8000 funcionarán inicialmente a 180 MHz, mientras que el resto del sistema funcionará a 120 MHz. Excepto por el
PA 8000
y las SRAM y DRAM asociadas, la mayor parte de la lógica del sistema está implementada en matrices de puertas Fujitsu CG61 de 0,35 μm, como se muestra en la Tabla I. (Interfaz del procesador, Crossbar, Interfaz de memoria, Interfaz de nodo a nodo) Una matriz de puertas adicional está implementada en el proceso CG51 de 0,5 μm, mucho menos costoso. (Interfaz de E/S)
Lecturas adicionales
- Libros de datos
- "3. Matrices lógicas no comprometidas". Guía de referencia rápida: Semiconductores discretos, circuitos integrados, MOSFET de potencia (PDF) . Ferranti Semiconductors. 1983. págs. 147– – vía Bitsavers.org.
- Hoja de datos de los arreglos de puertas CMOS de 1 μm de la serie TGC100 (PDF) . Texas Instruments. 1988. SRG006A – vía BitSavers.org.
- Matrices de puertas sin canales: Libro de datos y guía de evaluación de diseño de 1990 (PDF) . Fujitsu. 1990 – vía Bitsavers.org.
- Matrices de puertas canalizadas CMOS: Libro de datos y guía de evaluación de diseño de 1991 (PDF) . Fujitsu. 1991 – vía Bitsavers.org.
- "ASIC basados en matrices". Catálogo resumido de 1991 (PDF) . LSI Logic. 1991. págs. 41–54 . 13000 – vía Bitsavers.org.
Enlaces externos
Contenido multimedia relacionado con las matrices de puertas lógicas en Wikimedia Commons.- Shirriff, Ken (marzo de 2024). "Dentro de un inusual chip de la serie 7400 implementado con una matriz de puertas" .
- matrices de puertas