UNIVAC LARC

La UNIVAC LARC , abreviatura de Livermore Advanced Research Computer , es una computadora central diseñada según un requisito publicado por Edward Teller para ejecutar simulaciones hidrodinámicas para el diseño de armas nucleares . Fue una de las primeras supercomputadoras . ^{[ 1 ]} Utilizaba electrónica de estado sólido .

La arquitectura LARC admitía el multiprocesamiento con dos CPU (llamadas Computadoras ) y un Procesador de entrada/salida (E/S) (llamado Procesador ). Se construyeron dos máquinas LARC, la primera entregada a Livermore en junio de 1960 y la segunda al David Taylor Model Basin de la Armada . Ambos ejemplos tenían solo una CPU, por lo que nunca se construyeron LARC multiprocesador. ^{[ 2 ]} Livermore desmanteló su LARC en diciembre de 1968 ^{[ 3 ]} y el LARC de la Armada se apagó en abril de 1969. ^{[ 4 ]}

Las CPU LARC podían realizar sumas en aproximadamente 4  microsegundos, lo que equivale a una velocidad de unos 250 kIPS. Esto la convirtió en la computadora más rápida del mundo hasta 1962, cuando la IBM 7030 Stretch le arrebató el título. La 7030 fue inicialmente la propuesta de IBM para el concurso LARC, pero Teller optó por el diseño más sencillo de Univac en lugar del diseño más arriesgado de IBM.

La LARC era una computadora central decimal con 60 bits por palabra . Utilizaba aritmética decimal codificada biquinaria con cinco bits por dígito (véase más abajo), lo que permitía números con signo de 11 dígitos . Las instrucciones tenían 60 bits de longitud, uno por palabra. La configuración básica disponía de 26 registros de propósito general , ampliables a 99. El tiempo de acceso a estos registros era de un microsegundo.

El LARC pesaba aproximadamente 115.000 libras (58 toneladas cortas; 52 t) . ^{[ 5 ]} 

La configuración básica tenía un ordenador y LARC podía ampliarse a un sistema multiprocesador con un segundo ordenador .

El procesador es una CPU independiente (con un conjunto de instrucciones diferente al del ordenador ) y proporciona control para entre 12 y 24 unidades de almacenamiento de tambor magnético , entre cuatro y cuarenta unidades de cinta UNISERVO II , dos registradores de páginas electrónicos (una cámara de película de 35 mm frente a un tubo de rayos catódicos), una o dos impresoras de alta velocidad y un lector de tarjetas perforadas de alta velocidad .

El LARC utilizaba bancos de memoria de núcleo de 2500 palabras cada uno, alojados cuatro bancos por gabinete de memoria. La configuración básica tenía ocho bancos de núcleo (dos gabinetes), 20 000 palabras. La memoria podía ampliarse hasta un máximo de 39 bancos de núcleo (diez gabinetes con un banco vacío), 97 500 palabras. La memoria de núcleo tenía un bit de paridad en cada dígito para la comprobación de errores, lo que resultaba en 60 bits por palabra de memoria. La memoria de núcleo tenía un tiempo de acceso de 8 microsegundos y un tiempo de ciclo de 4 microsegundos. Cada banco operaba de forma independiente y podía iniciar un nuevo acceso en cualquier ciclo de 4 microsegundos cuando no estuviera ocupado. Al intercalar adecuadamente los accesos a diferentes bancos, la memoria podía mantener un tiempo de acceso efectivo de 4 microsegundos en cada acceso (por ejemplo, acceso a instrucciones en un banco, datos en otro).

El bus de transferencia de datos que conectaba las dos computadoras y el procesador con la memoria principal se multiplexó para maximizar el rendimiento; cada ciclo de bus de 4 microsegundos se dividió en ocho intervalos de tiempo de 500 nanosegundos:

1. Procesador : instrucciones y datos
2. Computadora 1 - instrucciones
3. Computadora 2 - datos
4. Sincronizador DMA de E/S - datos
5. No se utiliza
6. Computadora 2 - instrucciones
7. Computadora 1 - datos
8. Sincronizador DMA de E/S - datos

El sistema de memoria principal implementa un sistema de interbloqueos y prioridades para evitar el acceso simultáneo al mismo banco de memoria por parte de múltiples secciones del sistema (el ordenador , el procesador y el sincronizador DMA de E/S ) sin conflictos ni interbloqueos . Un banco de memoria no está disponible durante un ciclo de 4 microsegundos después de ser accedido por cualquier sección del sistema. Si otra sección intenta acceder al mismo banco de memoria durante este tiempo, se bloquea y debe esperar, para luego intentarlo de nuevo en el siguiente ciclo de 4 microsegundos. Para evitar interbloqueos y tiempos de espera en el sistema de E/S, se aplican las siguientes prioridades:

1. Sincronizador DMA de E/S - máximo
2. Procesador
3. Computadoras - las más bajas

Si una sección de mayor prioridad queda bloqueada en un ciclo de 4 microsegundos, cuando lo intente de nuevo en el siguiente ciclo de 4 microsegundos, se impedirá que todas las secciones de menor prioridad inicien un nuevo ciclo en ese banco de memoria hasta que la sección de mayor prioridad haya completado su acceso.

Las computadoras del LARC escribían listas de Órdenes de Resumen en la memoria para que el Procesador las leyera e interpretara mediante el Programa de Control del Procesador (escrito y suministrado por UNIVAC con cada sistema), para solicitar las E/S necesarias. ^{[ 6 ]}

El LARC se construyó con transistores de barrera superficial , que ya estaban obsoletos cuando se entregó el primer sistema. El LARC era un ordenador muy rápido para su época. Su tiempo de suma era de 4 microsegundos, el de multiplicación de 8 microsegundos y el de división de 28 microsegundos. Fue el ordenador más rápido entre 1960 y 1961, hasta que el IBM 7030 le arrebató el título.

En el código biquinario básico de cinco bits del UNIVAC-LARC, se permiten 15 combinaciones, cualquiera de las cuales puede almacenarse en cualquier posición de dígito en la memoria. ^{[ 7 ]}

• Lista de productos UNIVAC
• Historia del hardware informático
• Código BCD de LARC
• Lista de los ordenadores más rápidos

• Lukoff, Herman (1979). De los dits a los bits: Una historia personal de la computadora electrónica . Portland, Oregón, EE. UU.: Robotics Press. ISBN 0-89661-002-0. LCCN 79-90567 . 
• Lundstrom, David E. (1987). Algunos buenos hombres de Univac . Cambridge, Massachusetts  : MIT Press. ISBN 978-0-262-12120-0. Consultado el 12 de mayo de 2024 .
• Fisher, Franklin M .; MacKie, James W.; Mancke, Richard B. (1983). IBM y la industria estadounidense de procesamiento de datos: una historia económica . Nueva York, NY, EE. UU.: Praeger. págs. 57–59 . ISBN  9780030630590Consultado el 16 de septiembre de 2023 .

• Archivo de Margaret R. Fox, 1935–1976 , Instituto Charles Babbage , Universidad de Minnesota. La colección contiene informes, incluido el informe original sobre ENIAC, UNIVAC y muchos de los primeros informes internos de actividad de la Oficina Nacional de Estándares (NBS); memorandos e historias de SEAC, SWAC y DYSEAC; instrucciones de programación para UNIVAC, LARC y MIDAC; evaluaciones y divulgaciones de patentes relevantes para computadoras; descripciones de sistemas; discursos y artículos escritos por colegas de Margaret Fox.
• Computadora automática universal modelo LARC
• Manuales y documentación de LARC