TILEPro64

TILE Pro 64 es un procesador multinúcleo VLIW ISA ( procesador Tile ) fabricado por Tilera . Consta de una red de malla con coherencia de caché de 64 "tiles", donde cada tile alberga un procesador de propósito general , una caché y un enrutador sin bloqueo , que el tile utiliza para comunicarse con los demás tile del procesador.

Los núcleos de tres emisiones, de tubería corta y en orden, implementan un conjunto de instrucciones VLIW . Cada núcleo tiene un banco de registros y tres unidades funcionales: dos unidades aritmético-lógicas de enteros y una unidad de carga-almacenamiento . Cada núcleo ("mosaico") tiene sus propias cachés L1 y L2, además de una caché L3 virtual global que es un agregado de todas las cachés L2. ^{[ 1 ]} Un núcleo puede ejecutar un sistema operativo completo por sí solo, o se pueden usar varios núcleos para ejecutar un sistema operativo multiprocesador simétrico.

El TILE Pro 64 cuenta con cuatro controladores DDR2 de hasta 800 MT/s, dos interfaces Ethernet XAUI de 10 gigabits, dos interfaces PCIe de cuatro carriles y una interfaz de entrada/salida flexible, configurable por software para gestionar diversos protocolos. El procesador está fabricado con un  proceso de 90 nm y funciona a velocidades de entre 600 y 866  MHz.

Según la empresa, Tilera dirige el chip a los mercados de equipos de red, vídeo digital e infraestructura inalámbrica, donde la demanda de procesamiento informático es alta. ^{[ 2 ]} Más recientemente, Tilera ha posicionado este procesador en el espacio de la computación en la nube con un servidor 2U de 8 procesadores (512 núcleos) fabricado por Quanta Computer. ^{[ 3 ]}

TILE Pro fue compatible con el kernel de Linux desde la versión 2.6.36 hasta la versión 4.16.

Diversas fuentes han indicado las especificaciones de los procesadores de la familia TILE Pro :

• 64 núcleos de procesador RISC
  • Caché de instrucciones L1 de 16 KB y  caché de datos L1 de 8 KB por núcleo.
  •  Caché L2 de 64 KB por núcleo
• Se consigue una caché L3 de 4 MB mediante el uso compartido de cachés L2 de otros bloques con coherencia  gestionada por hardware.
• Proceso de fabricación de 90 nm en TSMC
• 4 controladores de memoria integrados que admiten DDR2 SDRAM a hasta 800 MT/s
  • Admite hasta 64  GB de memoria DDR2 conectada.
• E/S de alta velocidad integradas
  • Dos interfaces PCI Express Gen1 de 4 carriles , con capacidad de raíz o de punto final.
  • Dos interfaces  Ethernet XAUI de 10 Gbit/s
  • Dos interfaces Ethernet RGMII  de 10/100/1000 Mbit/s
• Consumo de energía en el rango de 19 a 23 vatios.

La familia TILE Pro incorpora una serie de mejoras con respecto a la primera generación de la familia TILE64 de Tilera :

• Sistema de "caché dinámica distribuida" (DDC) que utiliza una red de malla separada para gestionar la coherencia de la caché.
• La E/S "TileDirect" permite la transferencia directa y coherente de datos de red a las cachés del procesador.
• Duplicar la caché de instrucciones L1 (de 8  KB a 16  KB), duplicar la asociatividad L2.
• "Distribución" de la memoria en las interfaces DDR2 para equilibrar la carga.
• Mejoras en el conjunto de instrucciones para multimedia, acceso a datos no alineados, instrucciones de carga/almacenamiento con desplazamiento e indicaciones de acceso a memoria.

La empresa de software de redes 6WIND proporciona software de procesamiento de paquetes de alto rendimiento para la plataforma TILE Pro 64. ^{[ 4 ]}

• Sitio web de Tilera
• Tilera lanza un procesador de malla de 64 núcleos
• Tilera amplía su gama de productos.