Superlog HDL

Superlog HDL es un lenguaje de descripción de hardware (HDL) desarrollado por Co-Design Automation, Inc. a finales de la década de 1990. ^{[ 1 ]} Fue diseñado como una extensión de Verilog con características adicionales para modelar sistemas de hardware complejos y admitir funcionalidades avanzadas de verificación formal . Superlog desempeñó un papel importante en el desarrollo posterior de SystemVerilog , que fue estandarizado por Accellera y posteriormente adoptado por el IEEE . ^{[ 2 ]}

Co-Design Automation era una pequeña empresa privada con sede en California ^{[ 1 ]} cofundada por Simon Davidmann y Peter Flake, y respaldada por expertos de la industria como Andy Bechtolsheim, cofundador de Sun Microsystems , y Rajeev Madhavan, fundador de Magma Design Automation . Tanto Flake como Davidmann habían participado en el desarrollo de HILO, que sentó las bases de Verilog . ^{[ 3 ]}

Co-Design Automation introdujo Superlog para abordar las limitaciones del Verilog tradicional en proyectos de hardware a gran escala. Al combinar construcciones de modelado de hardware con características de verificación de alto nivel, Superlog buscaba proporcionar un lenguaje unificado tanto para el diseño como para el desarrollo de bancos de pruebas. ^{[ 4 ]}

A principios de la década de 2000, Co-Design Automation colaboró ​​con varios proveedores de semiconductores y herramientas EDA para integrar las capacidades de Superlog en las cadenas de herramientas existentes. Esta integración y el creciente interés en metodologías unificadas de diseño y verificación contribuyeron al interés de Accellera en incorporar conceptos de Superlog en un estándar de próxima generación, lo que dio lugar a la creación de SystemVerilog. ^{[ 5 ]}

Los simuladores para Superlog fueron desarrollados por James Kenney y Phil Moorby . ^{[ 2 ]} Phil Moorby fue el creador inicial del HDL de Verilog y el implementador del simulador Verilog-XL original en Gateway Design / Cadence Design . ^{[ 6 ]}

Co-Design fue adquirida por Synopsys en 2002 por 36 millones de dólares. ^{[ 7 ] [ 8 ]}

Según las publicaciones sobre el tema, Superlog incluía varias mejoras con respecto al Verilog tradicional:

• Conceptos orientados a objetos para la estructuración de bancos de pruebas (clases, métodos, etc.). ^{[ 9 ]}
• Tipos de datos mejorados para modelar sistemas y transacciones complejos. ^{[ 10 ]}
• Aserciones para mejorar las capacidades de verificación, anticipando las aserciones de SystemVerilog (SVA). ^{[ 11 ]}
• Estructuras de nivel superior que permiten un código de verificación de hardware más conciso y mantenible. ^{[ 10 ]}

Muchas de estas características influyeron en el estándar SystemVerilog final, que combinó Verilog HDL con construcciones similares a Superlog para un lenguaje robusto de descripción y verificación de hardware. ^{[ 12 ]}

En 2003 se publicó un libro sobre SystemVerilog para diseño ^{[ 11 ]} de Davidmann, Flake y Sutherland, que incluía ejemplos, detalles del lenguaje y un análisis del proceso de desarrollo y la historia del mismo. La conferencia HOPL ( History of Programming Languages ) del grupo de interés especial ACM SIGPLAN (Special Interest Group on Programming Languages ) invitó a presentar un artículo sobre la evolución de Verilog, que incluye ejemplos y descripciones de las construcciones de Superlog y cómo evolucionó hasta convertirse en SystemVerilog. ^{[ 2 ]}

Superlog, si bien nunca fue tan ampliamente adoptado como Verilog o VHDL, obtuvo reconocimiento en ciertos círculos de la industria de los semiconductores:

• Algunos de los primeros en adoptar esta tecnología fueron pequeñas empresas de diseño de procesadores que buscaban entornos integrados de diseño y verificación. ^{[ 7 ]}
• En ocasiones, los proyectos de investigación académica en automatización del diseño electrónico hacían referencia a Superlog como un posible sucesor o alternativa a Verilog. ^{[ 13 ]}

A medida que SystemVerilog surgió y obtuvo el respaldo de los principales proveedores de EDA, el uso directo de Superlog comenzó a disminuir, y la mayoría de sus innovaciones se incorporaron al nuevo estándar. ^{[ 11 ]}

Las publicaciones especializadas y los periodistas de la industria electrónica describieron Superlog como una extensión “ambiciosa” de Verilog, señalando que intentaba unificar el diseño y la verificación en un solo lenguaje. ^{[ 4 ]} Los críticos señalaron la falta de un amplio apoyo del ecosistema en las primeras etapas y advirtieron que la inercia de la industria favorecía los estándares establecidos de Verilog y VHDL. ^{[ 8 ]}

Sin embargo, varios comentaristas reconocieron que los conceptos de Superlog moldearon significativamente la dirección de SystemVerilog, que ahora se erige como uno de los estándares principales para la descripción y verificación de hardware. ^{[ 7 ]}

El principal legado de Superlog es su influencia directa en SystemVerilog, que fue estandarizado por Accellera en 2002 y posteriormente se convirtió en IEEE 1800. ^{[ 14 ]} Este estándar ha sido ampliamente adoptado para el diseño de sistemas digitales y circuitos integrados . Muchas de las características de verificación orientadas a objetos y basadas en aserciones que se mostraron originalmente en Superlog son ahora fundamentales en las metodologías de bancos de pruebas de SystemVerilog. ^{[ 2 ] [ 11 ] [ 7 ]}

• lenguaje de descripción de hardware
• Lenguaje de verificación de hardware
• SystemVerilog
• Verilog
• VHDL