Convertidor analógico-digital de aproximación sucesiva

Un convertidor analógico-digital de aproximación sucesiva (o ADC SAR ) es un tipo de convertidor analógico-digital (ADC) que digitaliza cada muestra de una forma de onda analógica continua mediante una búsqueda binaria a través de todos los posibles niveles de cuantificación .

El convertidor analógico-digital SAR fue utilizado por primera vez para la modulación por impulsos codificados (PCM) experimental por los Laboratorios Bell en la década de 1940. En 1954, Bernard Gordon presentó el primer convertidor analógico-digital SAR comercial de tubo de vacío , que convertía 50 000 muestras de 11 bits por segundo . ^{[ 1 ]}

Drummer y Ray describieron el algoritmo aplicado a un voltímetro digital . ^{[ 2 ]} Este artículo es anterior a los circuitos integrados ADC, pero describe la toma de decisiones de búsqueda binaria.

El circuito convertidor analógico-digital de aproximación sucesiva generalmente contiene cuatro subcircuitos principales:

1. Un circuito de muestreo y retención que adquiere el voltaje de entrada V _en .
2. Un comparador de voltaje analógico que compara V _in con la salida de un convertidor digital-analógico (DAC).
3. Un registro de aproximación sucesiva que se actualiza con los resultados del comparador para proporcionar al convertidor digital-analógico (DAC) un código digital cuya precisión aumenta con cada iteración sucesiva.
4. Un convertidor digital-analógico (DAC) que suministra al comparador una tensión analógica relativa a la tensión de referencia V _ref (que corresponde al rango de escala completa del convertidor analógico-digital, ADC) y proporcional al código digital del SAR.

El registro de aproximación sucesiva se inicializa con 1 en el bit más significativo (MSB) y ceros en los bits inferiores. El código del registro se introduce en el convertidor digital-analógico (DAC), que proporciona un equivalente analógico de su código digital (inicialmente 1 / 2 V ref ) al comparador _para compararlo con la tensión de entrada muestreada. Si esta tensión analógica supera V _in , el comparador hace que el registro de aproximación sucesiva (SAR) reinicie este bit; de lo contrario, el bit permanece en 1. A continuación, el siguiente bit se establece en 1 y se realiza la misma prueba, continuando esta búsqueda binaria hasta que se haya probado cada bit del SAR. El código resultante es la salida digital aproximada de la tensión de entrada muestreada.

El objetivo del algoritmo para la n - ^ésima iteración es digitalizar aproximadamente la tensión de entrada con una precisión de 1/2 ⁿ con respecto a la tensión de referencia. Para mostrar esto matemáticamente, la tensión de entrada normalizada se representa como x en [−1,  1] haciendo V _in = xV _ref . El algoritmo comienza con una aproximación inicial de x ₀ = 0 y durante cada iteración i produce la siguiente aproximación:

i ^-ésima aproximación: x _i = x _{i −1} − ⁠ sgn ( x _{i −1} − x ) / 2 ⁱ ⁠

donde la función signo binaria sgn representa matemáticamente la comparación de la aproximación de la iteración anterior x _i-1 con el voltaje de entrada normalizado x :$${\displaystyle sgn(x_{i-1}-x)={\begin{cases}+1&{\text{si }}x_{i-1}\geq x,\\-1&{\text{si }}x_{i-1}<x.\end{cases}}}$$Se deduce mediante inducción matemática que la aproximación de la n ^-ésima iteración teóricamente tiene una precisión limitada de: | x _n − x | ≤ ⁠ 1 / 2 ⁿ ⁠ .

Ejemplos

Ejemplo 1: Aquí se muestran los pasos para convertir una entrada analógica a digital de 9 bits mediante aproximación sucesiva, para todos los voltajes desde 5  V hasta 0  V en  iteraciones de 0,1 V. Dado que el voltaje de referencia es de 5  V, cuando el voltaje de entrada también es de 5  V, todos los bits están activados. A medida que el voltaje disminuye a 4,9  V, solo se desactivan algunos de los bits menos significativos. El bit más significativo (MSB) permanecerá activado hasta que la entrada sea la mitad del voltaje de referencia, es decir, 2,5  V.

Los pesos binarios asignados a cada bit, comenzando por el MSB, son 2.5, 1.25, 0.625, 0.3125, 0.15625, 0.078125, 0.0390625, 0.01953125, 0.009765625. Todos estos suman 4.990234375, lo que significa binario 111111111, o un LSB menos que 5.

Al comparar la entrada analógica con la salida del convertidor digital-analógico (DAC) interno, se compara con cada uno de estos pesos binarios, comenzando con los 2,5  V y conservándolos o descartándolos como resultado. Luego, al sumar el siguiente peso al resultado anterior, comparar nuevamente y repetir el proceso hasta que todos los bits y sus pesos se hayan comparado con la entrada, se obtiene el resultado: un número binario que representa la entrada analógica.

Ejemplo 2: A continuación se ilustra el funcionamiento de un convertidor analógico-digital (ADC) de aproximación sucesiva de 4 bits. El bit más significativo (MSB) se establece inicialmente en 1, mientras que los demás dígitos se establecen en cero. Si la tensión de entrada es inferior al valor almacenado en el registro, en el siguiente ciclo de reloj, el registro cambia su valor al que se muestra en la figura siguiendo la línea verde. Si la tensión de entrada es superior, en el siguiente ciclo de reloj, el registro cambia su valor al que se muestra en la figura siguiendo la línea roja. La estructura simplificada de este tipo de ADC, que opera en un rango ^de 2n voltios, se puede expresar como un algoritmo:

1. Inicialice el registro con el bit más significativo (MSB) establecido en 1 y todos los demás valores establecidos en cero.
2. En el n ^-ésimo ciclo de reloj, si el voltaje es mayor que el voltaje digital equivalente del número en el registro, el dígito (n+1) ^desde la izquierda se establece en 1. Si el voltaje es menor que el voltaje digital equivalente, ^el dígito n desde la izquierda se establece en cero y el siguiente dígito se establece en 1. Para realizar una conversión, un convertidor analógico-digital (ADC) de N bits requiere N ciclos de reloj de este tipo, sin incluir el estado inicial.

Funcionamiento del convertidor analógico-digital de aproximación sucesiva

Configuración en la que los valores de salida del convertidor analógico-digital (ADC) se organizan en una cuadrícula, con el eje vertical correspondiente al voltaje. Se trata de un ADC de 4 bits que mide voltajes de entrada de 0 V a 15 V.

Configuración previamente establecida en la que se proporciona un voltaje de entrada de 10,4 V.

Configuración previamente establecida en la que se proporciona un voltaje de entrada de 9,4 V.

El convertidor analógico-digital (ADC) de aproximación sucesiva puede explicarse asignando uniformemente cada salida digital a los rangos correspondientes, como se muestra. Se observa que el algoritmo divide el rango de voltaje en dos regiones y verifica a cuál de ellas pertenece el voltaje de entrada. Los pasos sucesivos consisten en tomar la región identificada previamente, dividirla nuevamente en dos y continuar la identificación. Esto se repite hasta agotar todas las posibles representaciones digitales, obteniendo una región identificada que corresponde a una sola de ellas.

Una de las primeras descripciones de este enfoque utilizando únicamente transistores MOS es "Un convertidor A/D de redistribución de carga capacitiva". ^{[ 8 ]}

Esto utiliza un DAC de escalado de carga que consiste en una matriz de capacitores conmutados individualmente de tamaño potencia de dos y una copia adicional del capacitor más pequeño, para un total de N + 1 capacitores para N bits. ^{[ 9 ]} Por lo tanto, si la capacitancia más grande es C , entonces la capacitancia total de la matriz es 2 C . La matriz de capacitores conmutados actúa como elemento de muestreo y retención y como DAC. La redistribución de su carga ajustará su voltaje neto, que se alimenta a la entrada negativa de un comparador (cuya entrada positiva siempre está a tierra) para realizar la búsqueda binaria utilizando los siguientes pasos: ^{[ 10 ] [ 11 ]}

1. Descarga: Los condensadores se descargan. La descarga hasta la tensión de compensación del comparador proporcionará automáticamente la cancelación de la compensación.
2. Muestreo: Los condensadores se conmutan a la señal de entrada V _in . Después de un breve período de muestreo, los condensadores mantendrán una carga igual a su capacitancia respectiva multiplicada por V _in (y menos la tensión de compensación en cada uno de ellos), por lo que el conjunto mantiene una carga total de 2 C · V _in .
3. Retención: Los condensadores se conectan a tierra. Esto proporciona a la entrada negativa del comparador un voltaje _de − V.
4. Conversión: el proceso de conversión real se lleva a cabo con los siguientes pasos en cada iteración, comenzando con el condensador más grande como condensador de prueba para el MSB, y luego probando cada condensador más pequeño en orden para cada bit de menor importancia:
   1. Redistribución: El condensador de prueba actual se cambia a V _ref . El condensador de prueba forma un divisor de carga con el resto de la matriz, cuya relación depende del tamaño relativo del condensador. En la primera iteración, la relación es 1:1 , por lo que la entrada negativa del comparador se convierte en − V _in + V _ref ⁄ 2 . En la i ^-ésima iteración, la relación será 1:2 ^{i −1} , por lo que la i ^-ésima iteración de este paso de redistribución efectivamente agrega V _ref ⁄ 2 ⁱ al voltaje.
   2. Comparación: La salida del comparador determina el valor del bit para el condensador de prueba actual. En la primera iteración, si V _in es mayor que V _ref / 2 , el comparador emitirá un 1 digital y, de lo contrario, un 0 digital.
   3. Interruptor de actualización: Un resultado digital 1 dejará el condensador de prueba actual conectado a V _ref para las iteraciones subsiguientes, mientras que un resultado digital 0 volverá a conectar el condensador a tierra. Por lo tanto, cada i ^-ésima iteración puede o no sumar V _ref / 2 ⁱ al voltaje de entrada negativo del comparador. Por ejemplo, el voltaje al final de la primera iteración será − V _in + MSB · V _ref / 2 .
5. Fin de la conversión: Una vez que todos los condensadores se hayan probado de la misma manera, la tensión de entrada negativa del comparador habrá convergido lo más cerca posible (dada la resolución del convertidor digital-analógico) a la tensión de compensación del comparador.

Calibración

Para lograr una alta precisión (10 bits o superior), los condensadores deben calibrarse. El CS5015 de Crystal Semiconductor se autocalibraba al encenderse. La patente describe la invención y las técnicas de calibración. ^{[ 12 ]}

• Ruido de cuantización
• Convertidor digital-analógico

• Diseño, disposición y simulación de circuitos CMOS, 3.ª edición ; RJ Baker; Wiley-IEEE; 1208 páginas; 2010; ISBN 978-0-470-88132-3
• Manual de conversión de datos ; Analog Devices; Newnes; 976 páginas; 2004; ISBN 978-0750678414

• Comprensión de los convertidores analógico-digitales SAR: su arquitectura y comparación con otros convertidores analógico-digitales - Maxim
• Elija el convertidor A/D adecuado para su aplicación - TI