Hispanopedia Wiki
Articulo de referencia

QPACE

QPACE ( QCD Parallel Computing on the Cell Broadband Engine ) es una supercomputadora masivamente paralela y escalable diseñada para aplicaciones en cromodinámica cuántica retic...

Hispanopedia WikiContenido en espanolLectura gratuita

QPACE ( QCD Parallel Computing on the Cell Broadband Engine ) es una supercomputadora masivamente paralela y escalable diseñada para aplicaciones en cromodinámica cuántica reticular .

Descripción general

El superordenador QPACE es un proyecto de investigación llevado a cabo por varias instituciones académicas en colaboración con el Laboratorio de Investigación y Desarrollo de IBM en Böblingen, Alemania, y otros socios industriales como Eurotech , Knürr y Xilinx . El equipo de diseño académico, compuesto por unos 20 científicos jóvenes y sénior, en su mayoría físicos, procedía de la Universidad de Ratisbona (líder del proyecto), la Universidad de Wuppertal , DESY Zeuthen, el Centro de Investigación de Jülich y la Universidad de Ferrara . El objetivo principal era diseñar una arquitectura escalable optimizada para aplicaciones que superara a los productos industriales en términos de rendimiento computacional, relación precio-rendimiento y eficiencia energética. El proyecto se inició oficialmente en 2008. Dos instalaciones se desplegaron en el verano de 2009. El diseño final se completó a principios de 2010. Desde entonces, QPACE se utiliza para cálculos de QCD reticular . La arquitectura del sistema también es adecuada para otras aplicaciones que dependen principalmente de la comunicación entre vecinos más cercanos, por ejemplo, los métodos de Boltzmann reticular . [ 1 ]

En noviembre de 2009, QPACE fue la arquitectura líder en la lista Green500 de las supercomputadoras más eficientes energéticamente del mundo. [ 2 ] El título se defendió en junio de 2010, cuando la arquitectura alcanzó una firma energética de 773 MFLOPS por vatio en la prueba de rendimiento Linpack . [ 3 ] En la lista Top500 de las supercomputadoras más potentes, QPACE ocupó los puestos #110-#112 en noviembre de 2009 y los puestos #131-#133 en junio de 2010. [ 4 ] [ 5 ]

El proyecto QPACE fue financiado por la Fundación Alemana de Investigación (DFG) en el marco del programa SFB/TRR-55 y por IBM . Eurotech , Knürr y Xilinx también realizaron contribuciones adicionales .

Arquitectura

En 2008, IBM lanzó el procesador multinúcleo PowerXCell 8i , una versión mejorada del IBM Cell Broadband Engine utilizado, por ejemplo, en la PlayStation 3. El procesador recibió mucha atención en la comunidad científica debido a su excepcional rendimiento de punto flotante. [ 6 ] [ 7 ] [ 8 ] Es uno de los bloques de construcción del clúster IBM Roadrunner , que fue la primera arquitectura de supercomputadora en romper la barrera de PFLOPS. Las arquitecturas de clúster basadas en el PowerXCell 8i normalmente dependen de servidores blade IBM BladeCenter interconectados por redes estándar de la industria como Infiniband . Para QPACE se eligió un enfoque completamente diferente. Se utiliza un coprocesador de red de diseño personalizado implementado en FPGA Xilinx Virtex-5 para conectar los nodos de cómputo. Las FPGA son dispositivos semiconductores reprogramables que permiten una especificación personalizada del comportamiento funcional. El procesador de red de QPACE está estrechamente acoplado al PowerXCell 8i a través de una interfaz de E/S propietaria de Rambus.

El componente básico de QPACE es la tarjeta de nodo, que aloja el procesador PowerXCell 8i y la FPGA. Las tarjetas de nodo se montan en placas base, cada una con capacidad para hasta 32 tarjetas. Un rack QPACE alberga hasta ocho placas base , cuatro en la parte frontal y cuatro en la parte posterior. El número máximo de tarjetas de nodo por rack es de 256. QPACE utiliza un sistema de refrigeración líquida para lograr esta densidad de empaquetado.

Dieciséis tarjetas de nodo son supervisadas y controladas por una tarjeta de administración independiente, denominada tarjeta raíz. Una tarjeta de administración adicional por rack, llamada tarjeta superraíz, se utiliza para supervisar y controlar las fuentes de alimentación. Las tarjetas raíz y superraíz también se utilizan para la sincronización de los nodos de cómputo.

Tarjeta de nodo

El núcleo de QPACE es el procesador multinúcleo IBM PowerXCell 8i . Cada tarjeta de nodo aloja un PowerXCell 8i, 4 GB de SDRAM DDR2 con ECC , un FPGA Xilinx Virtex-5 y siete transceptores de red . Un único transceptor Ethernet de 1 Gigabit conecta la tarjeta de nodo a la red de E/S. Seis transceptores de 10 Gigabit se utilizan para transmitir mensajes entre nodos vecinos en una malla toroidal tridimensional .

El coprocesador de red QPACE está implementado en una FPGA Xilinx Virtex-5, que está conectada directamente a la interfaz de E/S de la PowerXCell 8i. [ 9 ] [ 10 ] El comportamiento funcional de la FPGA está definido por un lenguaje de descripción de hardware y puede cambiarse en cualquier momento a costa de reiniciar la tarjeta del nodo. La mayoría de las entidades del coprocesador de red QPACE están codificadas en VHDL .

Redes

El coprocesador de red QPACE conecta el PowerXCell 8i a tres redes de comunicaciones: [ 10 ] [ 11 ]

  • La red toroidal es una ruta de comunicación de alta velocidad que permite la comunicación entre vecinos cercanos en una malla toroidal tridimensional . Esta red se basa en la capa física de Ethernet de 10 Gigabit , mientras que para el paso de mensajes se utiliza un protocolo de comunicación personalizado optimizado para mensajes pequeños. Una característica única del diseño de la red toroidal es la compatibilidad con la comunicación sin copia entre las áreas de memoria privada, denominadas Almacenamientos Locales, de los Elementos de Procesamiento Sinérgico (SPE) mediante acceso directo a memoria . La latencia para la comunicación entre dos SPE en nodos vecinos es de 3 μs. El ancho de banda máximo por enlace y dirección es de aproximadamente 1 GB/s.
  • La conexión Ethernet conmutada de 1 Gigabit se utiliza para la entrada/salida de archivos y el mantenimiento.
  • La red global de señales es un sistema simple de dos hilos organizado en forma de árbol. Esta red se utiliza para evaluar las condiciones globales y sincronizar los nodos.

Enfriamiento

Los nodos de cómputo del superordenador QPACE se enfrían mediante agua. Aproximadamente 115 vatios deben disiparse de cada tarjeta de nodo. [ 10 ] La solución de refrigeración se basa en un diseño de dos componentes. Cada tarjeta de nodo está montada en una caja térmica, que actúa como un gran disipador de calor para los componentes críticos. La caja térmica se conecta a una placa fría, que a su vez está conectada al circuito de refrigeración por agua. El rendimiento de la placa fría permite disipar el calor de hasta 32 nodos. Las tarjetas de nodo están montadas a ambos lados de la placa fría, es decir, 16 nodos están montados en la parte superior e inferior de la placa fría. La eficiencia de la solución de refrigeración permite enfriar los nodos de cómputo con agua caliente. La solución de refrigeración de QPACE también influyó en otros diseños de superordenadores, como SuperMUC . [ 12 ]

Instalaciones

Dos instalaciones idénticas de QPACE con cuatro bastidores han estado en funcionamiento desde 2009:

El rendimiento máximo agregado es de aproximadamente 200 TFLOPS en precisión doble y 400 TFLOPS en precisión simple. Las instalaciones son operadas por la Universidad de Ratisbona , el Centro de Investigación de Jülich y la Universidad de Wuppertal .

Véase también

Referencias

  1. ↑ L. Biferale et al., Dinámica de fluidos de Boltzmann reticular en la supercomputadora QPACE , Procedia Computer Science 1 (2010) 1075
  2. ↑ La lista Green500, noviembre de 2009, http://www.green500.org/lists/green200911
  3. ↑ La lista Green500, junio de 2010, http://www.green500.org/lists/green201006 Archivada el 18 de noviembre de 2012 en Wayback Machine
  4. ↑ Lista Top500, noviembre de 2009, "Copia archivada" . Archivado del original el 17 de octubre de 2012. Recuperado el 17 de enero de 2013 .{{cite web}}: CS1 mantenimiento: copia archivada como título ( enlace )
  5. ↑ Lista Top500, junio de 2010, "Copia archivada" . Archivado del original el 17 de octubre de 2012. Recuperado el 17 de enero de 2013 .{{cite web}}: CS1 mantenimiento: copia archivada como título ( enlace )
  6. ↑ G. Bilardi et al., El potencial del multiprocesamiento en chip para máquinas QCD Archivado el 6 de agosto de 2019 en Wayback Machine , Lecture Notes in Computer Science 3769 (2005) 386
  7. ↑ S. Williams et al., El potencial del procesador celular para la computación científica , Actas de la 3.ª conferencia sobre fronteras de la computación (2006) 9
  8. ↑ G. Goldrian et al., QPACE: Computación paralela de cromodinámica cuántica en el motor de banda ancha celular , Computing in Science and Engineering 10 (2008) 46
  9. ↑ I. Ouda, K. Schleupen, Nota de aplicación: Configuración de la interfaz FPGA a procesador IBM Power. Archivado el 24/07/2009 en Wayback Machine . Informe de IBM Research, 2008.
  10. 1 2 3 H. Baier et al., QPACE - una computadora paralela QCD basada en procesadores Cell , Actas de Ciencia (LAT2009) , 001
  11. ↑ S. Solbrig, Sincronización en QPACE Archivado el 21/01/2022 en Wayback Machine , Conferencia STRONGnet, Chipre, 2010
  12. ↑ B. Michel et al., Aquasar: Der Weg zu óptima effizienten Rechenzentren , 2011
  13. ↑ Qpace - کیوپیس