Dispositivo lógico programable

En 1970, Texas Instruments desarrolló un circuito integrado programable por máscara basado en la memoria asociativa de solo lectura (ROAM) de IBM . Este dispositivo, el TMS2000, se programaba modificando la capa metálica durante su fabricación. El TMS2000 contaba con hasta 17 entradas y 18 salidas, con 8 biestables JK para la memoria. TI acuñó el término matriz lógica programable para este dispositivo. ^{[ 4 ]}

Una matriz lógica programable (PLA) consta de una matriz de puertas AND programables, que se conecta a una matriz de puertas OR programables, las cuales pueden complementarse condicionalmente para generar una salida. Una PLA es similar al concepto de una ROM; sin embargo, no proporciona la decodificación completa de una variable ni genera todos los minitérminos como una ROM.

El secuenciador lógico programable (PLS/FPLS) es similar a un PLA, pero con salidas registradas integrales que utilizan varios flip-flops para permitir la creación de algunas máquinas de estados . Signetics introdujo el primer FPLS en 1979. ^{[ 11 ]}

Los dispositivos PAL cuentan con conjuntos de celdas de transistores dispuestas en un plano de "OR fijo, AND programable" que se utiliza para implementar ecuaciones lógicas binarias de "suma de productos" para cada una de las salidas en función de las entradas y la retroalimentación síncrona o asíncrona de las salidas.

MMI presentó en 1978 un dispositivo revolucionario: la lógica de matriz programable (PAL). Su arquitectura era más sencilla que la de la FPLA de Signetics, ya que prescindía de la matriz OR programable. Esto permitió fabricar componentes más rápidos, pequeños y económicos. Estaban disponibles en encapsulados DIP de 20 pines y 300 milésimas de pulgada, mientras que las FPLA venían en encapsulados de 28 pines y 600 milésimas de pulgada. El Manual PAL simplificó el proceso de diseño. El software de diseño PALASM (ensamblador PAL) convertía las ecuaciones booleanas de los ingenieros en el patrón de fusibles necesario para programar el componente. Los dispositivos PAL pronto fueron adoptados como proveedores secundarios por National Semiconductor, Texas Instruments y AMD.

Tras el éxito de MMI con los chips PAL de 20 pines, AMD presentó el chip PAL 22V10 de 24 pines con características adicionales. Después de adquirir MMI (1987), AMD escindió una operación consolidada llamada Vantis , y ese negocio fue adquirido por Lattice Semiconductor en 1999.

Una mejora del PAL fue el dispositivo lógico de matriz genérica (GAL), inventado por Lattice Semiconductor en 1985. Este dispositivo posee las mismas propiedades lógicas que el PAL, pero puede borrarse y reprogramarse. El GAL resulta muy útil en la fase de prototipado de un diseño, ya que permite corregir cualquier error lógico mediante la reprogramación. Los GAL se programan y reprograman utilizando un programador PAL o, en el caso de chips compatibles, mediante la técnica de programación en circuito .

Los GAL de celosía combinan la tecnología CMOS y la tecnología de compuerta flotante borrable eléctricamente (E2 ⁾ para crear un dispositivo lógico de alta velocidad y bajo consumo. Un dispositivo similar, denominado PEEL (lógica programable borrable eléctricamente), fue presentado por la corporación International CMOS Technology (ICT).

En ocasiones, un chip GAL se denomina dispositivo lógico programable simple (SPLD), complementario a un dispositivo lógico programable complejo (CPLD) que se describe a continuación.

Los PAL y GAL solo están disponibles en tamaños pequeños, equivalentes a unos pocos cientos de puertas lógicas. Para circuitos lógicos más grandes, se pueden usar PLD o CPLD complejos. Estos contienen el equivalente a varios PAL conectados mediante interconexiones programables, todo en un circuito integrado . Los CPLD pueden reemplazar miles, o incluso cientos de miles, de puertas lógicas.

Algunos CPLD se programan con un programador PAL, pero este método resulta poco práctico para dispositivos con cientos de pines. Un segundo método de programación consiste en soldar el dispositivo a su placa de circuito impreso y alimentarlo con un flujo de datos serie desde un ordenador personal. El CPLD contiene un circuito que decodifica el flujo de datos y lo configura para realizar la función lógica especificada. Algunos fabricantes, como Altera y Atmel (ahora Microchip) , utilizan JTAG para programar CPLD en circuito a partir de archivos .JAM .

Mientras los PAL se desarrollaban en GAL y CPLD (todos mencionados anteriormente), se desarrollaba otra línea de desarrollo. Este tipo de dispositivo se basa en la tecnología de matrices de puertas y se denomina matriz de puertas programables en campo (FPGA). Los primeros ejemplos de FPGA son la matriz 82S100 y el secuenciador 82S105 de Signetics, presentados a finales de la década de 1970. El 82S100 era una matriz de términos AND. El 82S105 también incluía funciones de biestable.

(Nota: Los circuitos integrados 82S100 y similares de Signetics tienen una estructura PLA, con un plano AND y un plano OR).

Los FPGA utilizan una cuadrícula de puertas lógicas y, una vez almacenados, los datos no cambian, de forma similar a un conjunto de puertas lógicas convencional. El término programable en campo significa que el dispositivo es programado por el cliente, no por el fabricante. Los FPGA y los conjuntos de puertas lógicas son similares, pero estos últimos solo pueden configurarse en fábrica durante su fabricación. ^{[ 12 ] [ 13 ] [ 14 ]}

Los FPGA se programan generalmente después de soldarlos a la placa de circuito impreso, de forma similar a como se hace con los CPLD de mayor tamaño. En la mayoría de los FPGA de mayor tamaño, la configuración es volátil y debe recargarse en el dispositivo cada vez que se aplica energía o cuando se requiere una funcionalidad diferente. La configuración se almacena normalmente en una PROM de configuración , una EEPROM o una memoria flash. ^{[ 15 ]} Las versiones de EEPROM pueden ser programables en el sistema (normalmente mediante JTAG ).

La diferencia entre las FPGA y las CPLD radica en que las FPGA se basan internamente en tablas de búsqueda (LUT), mientras que las CPLD implementan las funciones lógicas mediante conjuntos de compuertas lógicas (por ejemplo, suma de productos ). Las CPLD están diseñadas para diseños más sencillos, mientras que las FPGA lo están para diseños más complejos. En general, las CPLD son una buena opción para aplicaciones de lógica combinacional extensas , mientras que las FPGA son más adecuadas para máquinas de estados grandes , como los microprocesadores .

Se trata de circuitos de microprocesadores que contienen algunas funciones fijas y otras que pueden modificarse mediante código que se ejecuta en el procesador. El diseño de sistemas auto-modificables requiere que los ingenieros aprendan nuevos métodos y que se desarrollen nuevas herramientas de software.

Actualmente se comercializan dispositivos PLD que contienen un microprocesador con una función fija (el llamado núcleo ) rodeado de lógica programable. Estos dispositivos permiten a los diseñadores concentrarse en añadir nuevas funcionalidades a los diseños sin tener que preocuparse por el funcionamiento del microprocesador. Además, el microprocesador de función fija ocupa menos espacio en el chip que una parte de la matriz de puertas programables que implementa el mismo procesador, lo que deja más espacio para que la matriz de puertas programables contenga los circuitos especializados del diseñador.

Un dispositivo lógico programable borrable ( EPLD ) es un circuito integrado que comprende una matriz de dispositivos lógicos programables (PLD) que no vienen preconectados; las conexiones son programadas eléctricamente por el usuario. La mayoría de los dispositivos GAL y FPGA son ejemplos de EPLD o EEPLD.

Utilizando la misma tecnología que las EPROM , las EPLD tienen una ventana de cuarzo en el encapsulado que permite borrarlas al exponerlas a la luz ultravioleta. ^{[ 16 ] [ 17 ]}

Utilizando la misma tecnología que las EEPROM , las EEPLD se pueden borrar eléctricamente. ^{[ 16 ] [ 17 ]}