Puerta de potencia

La compuerta de potencia es una técnica que se utiliza en el diseño de circuitos integrados para reducir el consumo de energía , cortando la corriente a los bloques del circuito que no están en uso. Además de reducir la energía en espera o de fuga, la compuerta de potencia tiene el beneficio de permitir la prueba de Iddq .

El control de potencia afecta la arquitectura de diseño más que el control de reloj . Aumenta los retrasos de tiempo, ya que se debe entrar y salir de los modos controlados por potencia de forma segura. Existen compensaciones arquitectónicas entre el diseño para la cantidad de ahorro de potencia de fuga en los modos de bajo consumo y la disipación de energía para entrar y salir de los modos de bajo consumo. El apagado de los bloques se puede realizar mediante software o hardware. El software del controlador puede programar las operaciones de apagado. Se pueden utilizar temporizadores de hardware. Un controlador de administración de energía dedicado es otra opción.

Una fuente de alimentación conmutada externamente es una forma muy básica de control de potencia para lograr una reducción de potencia de fuga a largo plazo. Para apagar el bloque durante pequeños intervalos de tiempo, es más adecuado el control de potencia interno. Los interruptores CMOS que proporcionan energía a los circuitos están controlados por controladores de control de potencia. Las salidas del bloque con control de potencia se descargan lentamente. Por lo tanto, los niveles de voltaje de salida pasan más tiempo en el nivel de voltaje umbral. Esto puede generar una corriente de cortocircuito mayor.

El control de potencia utiliza transistores PMOS de baja fuga como interruptores de cabecera para apagar las fuentes de alimentación de las partes de un diseño en modo de espera o suspensión. Los interruptores de pie de página NMOS también se pueden utilizar como transistores de suspensión. La inserción de los transistores de suspensión divide la red de alimentación del chip en una red de alimentación permanente conectada a la fuente de alimentación y una red de alimentación virtual que impulsa las celdas y se puede apagar.

Por lo general, los transistores de suspensión de alto voltaje de umbral (Vth ₎ se utilizan para activar la alimentación mediante una técnica que a veces se conoce como CMOS multiumbral (MTCMOS). El tamaño del transistor de suspensión es un parámetro de diseño importante.

La calidad de esta compleja red eléctrica es fundamental para el éxito de un diseño de control de potencia. Dos de los parámetros más críticos son la caída de IR y las penalizaciones en el área de silicio y los recursos de enrutamiento. El control de potencia se puede implementar utilizando enfoques basados ​​en celdas o clústeres (o de grano fino) o un enfoque distribuido de grano grueso.

La implementación de la compuerta de potencia tiene consideraciones adicionales para la implementación del cierre de tiempo. Se deben considerar los siguientes parámetros y elegir cuidadosamente sus valores para una implementación exitosa de esta metodología. ^{[1] [2]}

1. Tamaño de la compuerta de potencia : el tamaño de la compuerta de potencia debe seleccionarse para manejar la cantidad de corriente de conmutación en un momento dado. La compuerta debe ser más grande de modo que no haya una caída de voltaje (IR) medible debido a la compuerta. Como regla general, el tamaño de la compuerta se selecciona para que sea alrededor de 3 veces la capacitancia de conmutación. Los diseñadores también pueden elegir entre una compuerta de cabecera (P-MOS) o de pie de página (N-MOS). Por lo general, las compuertas de pie de página tienden a ser más pequeñas en área para la misma corriente de conmutación. Las herramientas de análisis de potencia dinámica pueden medir con precisión la corriente de conmutación y también predecir el tamaño de la compuerta de potencia.
2. Velocidad de respuesta del control de compuerta : en el control de potencia, este es un parámetro importante que determina la eficiencia del control de potencia. Cuando la velocidad de respuesta es alta, se necesita más tiempo para apagar y encender el circuito y, por lo tanto, puede afectar la eficiencia del control de potencia. La velocidad de respuesta se controla mediante el almacenamiento en búfer de la señal de control de compuerta.
3. Capacidad de conmutación simultánea : esta importante restricción se refiere a la cantidad de circuitos que se pueden conmutar simultáneamente sin afectar la integridad de la red eléctrica. Si se conmuta una gran cantidad de circuitos simultáneamente, la "corriente de pico" resultante puede comprometer la integridad de la red eléctrica. El circuito debe conmutarse por etapas para evitar esto.
4. Fuga de compuerta de potencia : dado que las compuertas de potencia están hechas de transistores activos, la reducción de fugas es una consideración importante para maximizar el ahorro de energía.

Agregar un transistor de suspensión a cada celda que se va a apagar impone una gran penalización de área, y controlar individualmente la potencia de cada grupo de celdas crea problemas de sincronización introducidos por la variación de voltaje entre grupos que son difíciles de resolver. La regulación de potencia de grano fino encapsula el transistor de conmutación como parte de la lógica de celda estándar. Los transistores de conmutación son diseñados por el proveedor de IP de la biblioteca o el diseñador de celdas estándar. Por lo general, estos diseños de celdas se ajustan a las reglas de celdas estándar normales y pueden manejarse fácilmente con herramientas EDA para su implementación.

El tamaño de la compuerta de control está diseñado considerando el peor escenario posible que requerirá que el circuito cambie durante cada ciclo de reloj, lo que resulta en un gran impacto en el área. Algunos de los diseños recientes implementan la compuerta de potencia de grano fino de manera selectiva, pero solo para las celdas de bajo V. Si la tecnología permite múltiples bibliotecas de V _, el uso de dispositivos de bajo V _{es mínimo} en el diseño (20 %), de modo que se puede reducir el impacto en el área. Cuando se utilizan compuertas de potencia en las celdas de bajo V, _la salida debe estar aislada si la siguiente etapa es una celda de alto V. _De lo contrario, puede provocar que la celda de alto V vecina _tenga fugas cuando la salida pase a un estado desconocido debido a la compuerta de potencia.

La limitación de la velocidad de respuesta del control de compuerta se logra mediante un árbol de distribución de búferes para las señales de control. Los búferes deben elegirse de un conjunto de búferes siempre activos (búferes sin la señal de control de compuerta) diseñados con celdas de alto Vth _. La diferencia inherente entre el momento en que una celda se apaga con respecto a otra minimiza la corriente de sobrecorriente durante el encendido y el apagado.

Por lo general, el transistor de compuerta se diseña como un dispositivo de alto Vth _. La compuerta de potencia de grano grueso ofrece mayor flexibilidad al optimizar las celdas de compuerta de potencia donde hay baja actividad de conmutación. La optimización de fugas se debe realizar a nivel de grano grueso, intercambiando la celda de baja fuga por la de alta fuga. La compuerta de potencia de grano fino es una metodología elegante que da como resultado una reducción de fugas de hasta 10 veces. Este tipo de reducción de potencia la convierte en una técnica atractiva si el requisito de reducción de potencia no se satisface solo con la optimización de múltiples _Vth .

El enfoque de grano grueso implementa transistores de suspensión de estilo cuadrícula que impulsan las celdas localmente a través de redes de energía virtuales compartidas. Este enfoque es menos sensible a la variación de PVT, introduce menos variación de caída de IR e impone una sobrecarga de área más pequeña que las implementaciones basadas en celdas o grupos. En el control de potencia de grano grueso, el transistor de control de potencia es parte de la red de distribución de potencia en lugar de la celda estándar.

Hay dos formas de implementar una estructura de grano grueso:

1. En forma de anillo : las compuertas de potencia se colocan alrededor del perímetro del módulo que se está apagando, formando un anillo. Se utilizan celdas especiales en las esquinas para hacer girar las señales de potencia alrededor de las esquinas.
2. En columnas : las puertas de alimentación se insertan dentro del módulo con las celdas unidas entre sí en forma de columnas. La alimentación global se encuentra en las capas superiores de metal, mientras que la alimentación conmutada se encuentra en las capas inferiores.

El tamaño de la compuerta depende de la corriente de conmutación general del módulo en un momento dado. Dado que solo una fracción de los circuitos conmutan en un momento dado, los tamaños de las compuertas de potencia son más pequeños en comparación con las conmutaciones de grano fino. La simulación de potencia dinámica mediante vectores del peor de los casos puede determinar la conmutación en el peor de los casos para el módulo y, por lo tanto, el tamaño. La caída de IR también se puede tener en cuenta en el análisis. La capacidad de conmutación simultánea es una consideración importante en la implementación de compuertas de potencia de grano grueso. Para limitar la conmutación simultánea, los búferes de control de compuerta se pueden conectar en cadena y se pueden utilizar contadores especiales para activar selectivamente bloques de conmutadores.

Las celdas de aislamiento se utilizan para evitar la corriente de cortocircuito. Como sugiere el nombre, estas celdas aíslan el bloque con compuerta de alimentación del bloque normalmente encendido. Las celdas de aislamiento están especialmente diseñadas para corrientes de cortocircuito bajas cuando la entrada está en el nivel de voltaje umbral. Las señales de control de aislamiento las proporciona el controlador de compuerta de alimentación. El aislamiento de las señales de un módulo conmutable es esencial para preservar la integridad del diseño. Por lo general, una lógica OR o AND simple puede funcionar como un dispositivo de aislamiento de salida. En la práctica, existen múltiples esquemas de retención de estado para preservar el estado antes de que se apague un módulo. La técnica más simple es escanear los valores de registro en una memoria antes de apagar un módulo. Cuando el módulo se activa, los valores se escanean de nuevo desde la memoria.

Cuando se utiliza la compuerta de alimentación, el sistema necesita alguna forma de retención de estado, como escanear los datos a una RAM y luego escanearlos nuevamente cuando se reactiva el sistema. Para aplicaciones críticas, los estados de la memoria deben mantenerse dentro de la celda, una condición que requiere un flip-flop de retención para almacenar bits en una tabla. Eso hace posible restaurar los bits muy rápidamente durante la reactivación. Los registros de retención son flip-flops especiales de baja fuga que se utilizan para almacenar los datos de los registros principales del bloque con compuerta de alimentación. De este modo, el estado interno del bloque durante el modo de apagado se puede retener y cargar nuevamente en él cuando se reactiva el bloque. Los registros de retención siempre están encendidos. La estrategia de retención depende del diseño. Un controlador de compuerta de alimentación controla el mecanismo de retención, como cuándo guardar el contenido actual del bloque de compuerta de alimentación y cuándo restaurarlo.

• Escala de voltaje dinámico
• Rampa de potencia
• Diseño de red eléctrica (IC)
• Funcionamiento periférico autónomo

• Chiou, De-Shiuan; Chen, Shih-Hsin; Yeh, Chingwei (2006). "Control de potencia controlado por tiempo". Actas de la 43.ª Conferencia anual sobre automatización del diseño . Grupo de interés especial de la ACM sobre automatización del diseño: 121–124.
• "Puerta de energía".