Modelo de consistencia

La consistencia estricta es el modelo de consistencia más robusto. Según este modelo, cualquier procesador debe percibir instantáneamente la escritura en una variable.

Los diagramas de modelo estricto y no estricto describen la restricción de tiempo: instantánea. Se puede entender mejor como si existiera un reloj global en el que cada escritura debe reflejarse en todas las cachés del procesador al final de ese período de reloj. La siguiente operación debe realizarse únicamente en el siguiente período de reloj.

En el siguiente diagrama, P significa "proceso" y el valor del reloj global está representado en la columna Secuencia.

Este es el modelo más rígido. En este modelo, el programador recibirá siempre el resultado esperado. Es determinista. Su relevancia práctica se limita a un experimento mental y a un formalismo, ya que el intercambio instantáneo de mensajes es imposible. No ayuda a resolver el problema de la resolución de conflictos en escrituras concurrentes sobre el mismo elemento de datos, puesto que presupone que las escrituras concurrentes son imposibles.

El modelo de consistencia secuencial fue propuesto por Lamport (1979). Es un modelo de memoria más débil que el modelo de consistencia estricta. ^{[ 3 ]} Una escritura en una variable no tiene que ser vista instantáneamente, sin embargo, las escrituras en variables por diferentes procesadores deben ser vistas en el mismo orden por todos los procesadores. La consistencia secuencial se cumple si "el resultado de cualquier ejecución es el mismo que si las operaciones (de lectura y escritura) de todos los procesos en el almacén de datos se ejecutaran en algún orden secuencial, y las operaciones de cada procesador individual aparecen en esta secuencia en el orden especificado por su programa". ^{[ 3 ] [ 4 ]} Adve y Gharachorloo, 1996 ^{[ 5 ]} definen dos requisitos para implementar la consistencia secuencial: orden del programa y atomicidad de escritura.

• Orden del programa: El orden del programa garantiza que cada proceso emita una solicitud de memoria ordenada según su programa.
• Atomicidad de escritura: La atomicidad de escritura define que las solicitudes de memoria se atienden en función del orden de una única cola FIFO.

En la consistencia secuencial, no existe la noción de tiempo ni de la operación de escritura más reciente. Algunas operaciones se intercalan y son las mismas para todos los procesos. Un proceso puede ver las operaciones de escritura de todos los demás, pero solo puede ver sus propias operaciones de lectura. Se debe mantener el orden de los programas dentro de cada procesador y el orden secuencial de las operaciones entre procesadores. Para preservar el orden secuencial de ejecución entre procesadores, todas las operaciones deben parecer ejecutarse instantáneamente o de forma atómica con respecto a los demás procesadores.

Estas operaciones solo necesitan "aparentar" completarse, ya que es físicamente imposible enviar información instantáneamente. Por ejemplo, en un sistema que utiliza un único bus compartido globalmente, una vez que se publica información en una línea del bus, se garantiza que todos los procesadores la verán al mismo tiempo. Por lo tanto, al pasar la información a la línea del bus, la ejecución se completa para todos los procesadores y parece haberse ejecutado. Las arquitecturas sin caché o las arquitecturas con caché y redes de interconexión que no son instantáneas pueden contener una ruta lenta entre los procesadores y las memorias. Estas rutas lentas pueden provocar inconsistencias secuenciales, ya que algunas memorias reciben los datos de difusión más rápido que otras.

La consistencia secuencial puede producir resultados no deterministas. Esto se debe a que la secuencia de operaciones secuenciales entre procesadores puede variar durante las distintas ejecuciones del programa. Todas las operaciones de memoria deben realizarse en el orden del programa.

La linealizabilidad ^{[ 6 ]} (también conocida como consistencia atómica o memoria atómica) ^{[ 7 ]} se define como consistencia secuencial con una restricción de tiempo real, considerando un tiempo de inicio y un tiempo de finalización para cada operación. Una ejecución es linealizable si cada operación se realiza en un orden linealizable, estableciendo un punto entre su tiempo de inicio y su tiempo de finalización, lo que garantiza la consistencia secuencial.

La verificación de la consistencia secuencial mediante verificación de modelos es indecidible en general, incluso para protocolos de coherencia de caché de estado finito . ^{[ 8 ]}

La consistencia causal ^{[ 4 ]} definida por Hutto y Ahamad, 1990, ^{[ 9 ]} es un debilitamiento del modelo de consistencia secuencial al categorizar los eventos en aquellos relacionados causalmente y aquellos que no lo están. Define que solo las operaciones de escritura que están relacionadas causalmente deben ser vistas en el mismo orden por todos los procesos. Por ejemplo, si un evento b tiene efecto a partir de un evento anterior a, la consistencia causal garantiza que todos los procesos vean el evento b después del evento a. Tanenbaum et al., 2007 proporcionan una definición más estricta, que un almacén de datos se considera causalmente consistente bajo las siguientes condiciones: ^{[ 4 ]}

• Los procesos que potencialmente guardan una relación causal deben ser vistos por todos en el mismo orden.
• Las escrituras simultáneas pueden aparecer en un orden diferente en distintas máquinas.

Este modelo flexibiliza la consistencia secuencial en escrituras concurrentes realizadas por un procesador y en escrituras que no están relacionadas causalmente. Dos escrituras pueden estar relacionadas causalmente si una escritura en una variable depende de una escritura previa en cualquier variable, siempre que el procesador que realiza la segunda escritura haya leído la primera. Ambas escrituras podrían haber sido realizadas por el mismo procesador o por procesadores diferentes.

Al igual que en la consistencia secuencial, las lecturas no necesitan reflejar los cambios instantáneamente, pero sí necesitan reflejar todos los cambios en una variable de forma secuencial.

W(x)2 ocurre después de W(x)1 debido a la lectura que P2 realiza a x antes de W(x)2; por lo tanto, este ejemplo es causalmente consistente según la definición de Hutto y Ahamad (aunque no según la de Tanenbaum et al., porque W(x)2 y W(x)3 no se observan en el mismo orden para todos los procesos). Sin embargo, R(x)2 y R(x)3 ocurren en un orden diferente en P3 y P4; por lo tanto, este ejemplo es secuencialmente inconsistente . ^{[ 10 ]}

Para mantener la consistencia de los datos y lograr sistemas de procesamiento escalables donde cada procesador tenga su propia memoria, se derivó el modelo de consistencia del procesador . ^{[ 10 ]} Todos los procesadores deben ser consistentes en el orden en que ven las escrituras realizadas por un procesador y en la forma en que ven las escrituras de diferentes procesadores en la misma ubicación (se mantiene la coherencia). Sin embargo, no necesitan ser consistentes cuando las escrituras son realizadas por diferentes procesadores en diferentes ubicaciones.

Cada operación de escritura se puede dividir en varias subescrituras en todas las memorias. Una lectura de una de estas memorias puede ocurrir antes de que se complete la escritura en ella. Por lo tanto, los datos leídos pueden estar desactualizados. De esta manera, un procesador bajo PC puede ejecutar una carga más reciente cuando una escritura más antigua necesita ser bloqueada. El orden de lectura antes de la escritura, lectura después de la lectura y escritura antes de la escritura se mantiene en este modelo.

El modelo de consistencia del procesador ^{[ 11 ]} es similar al modelo de consistencia de la PRAM, con una condición más estricta que define que todas las escrituras en la misma ubicación de memoria deben ser vistas en el mismo orden secuencial por todos los demás procesos. La consistencia del procesador es más débil que la consistencia secuencial, pero más fuerte que el modelo de consistencia de la PRAM.

El sistema multiprocesador Stanford DASH implementa una variación de la consistencia del procesador que no se compara (ni más débil ni más fuerte) con las definiciones de Goodman. ^{[ 12 ]} Todos los procesadores deben ser consistentes en el orden en que ven las escrituras de un procesador y en la forma en que ven las escrituras de diferentes procesadores en la misma ubicación. Sin embargo, no necesitan ser consistentes cuando las escrituras son de diferentes procesadores en diferentes ubicaciones.

La consistencia RAM segmentada (consistencia PRAM) fue presentada por Lipton y Sandberg en 1988 ^{[ 13 ]} como uno de los primeros modelos de consistencia descritos. Debido a su definición informal, existen al menos dos implementaciones sutilmente diferentes ^{[ 12 ]} , una de Ahamad et al. y otra de Mosberger.

En la consistencia PRAM, todos los procesos ven las operaciones de un único proceso en el mismo orden en que fueron emitidas por dicho proceso, mientras que las operaciones emitidas por diferentes procesos pueden ser vistas en un orden distinto por cada uno de ellos. La consistencia PRAM es menos estricta que la consistencia del procesador. PRAM reduce la necesidad de mantener la coherencia de una ubicación en todos sus procesadores. En este modelo, las lecturas de cualquier variable pueden ejecutarse antes que las escrituras. El orden de lectura antes de la escritura, lectura después de la lectura y escritura antes de la escritura se conserva.

La consistencia de la caché ^{[ 11 ] [ 14 ]} requiere que todas las operaciones de escritura en la misma ubicación de memoria se realicen en un orden secuencial. La consistencia de la caché es más débil que la consistencia del procesador y no se puede comparar con la consistencia de la PRAM.

En la consistencia lenta, ^{[ 14 ]} si un proceso lee un valor previamente escrito en una ubicación de memoria, no puede leer posteriormente ningún valor anterior de esa ubicación. Las escrituras realizadas por un proceso son inmediatamente visibles para ese proceso. La consistencia lenta es un modelo más débil que la consistencia de PRAM y de caché.

Ejemplo: El diagrama de memoria lenta muestra un ejemplo de consistencia lenta. El primer proceso escribe 1 en la ubicación de memoria X y luego escribe 1 en la ubicación de memoria Y. El segundo proceso lee 1 de Y y luego lee 0 de X, aunque X se escribió antes que Y.

Hutto, Phillip W. y Mustaque Ahamad (1990) ^{[ 9 ]} ilustran que, mediante una programación adecuada, la memoria lenta (consistencia) puede ser expresiva y eficiente. Mencionan que la memoria lenta posee dos propiedades valiosas: localidad y soporte para la reducción a partir de la memoria atómica. Proponen dos algoritmos para demostrar la expresividad de la memoria lenta.

Si un proceso lee el valor de un elemento de datos x, cualquier operación de lectura sucesiva sobre x realizada por ese proceso siempre devolverá ese mismo valor o un valor más reciente. ^{[ 4 ]}

Una operación de escritura realizada por un proceso sobre un elemento de datos X se completa antes de cualquier operación de escritura sucesiva sobre X realizada por el mismo proceso. ^{[ 4 ]}

Un valor escrito por un proceso en un elemento de datos X siempre estará disponible para una operación de lectura sucesiva realizada por el mismo proceso en el elemento de datos X. ^{[ 4 ]}

Se garantiza que una operación de escritura realizada por un proceso sobre un elemento de datos x, tras una operación de lectura previa sobre x realizada por el mismo proceso, tendrá lugar sobre el mismo valor de x o sobre uno más reciente que el que se leyó. ^{[ 4 ]}

El ordenamiento débil clasifica las operaciones de memoria en dos categorías: operaciones de datos y operaciones de sincronización . Para garantizar el orden del programa, un programador necesita encontrar al menos una operación de sincronización. Las operaciones de sincronización le indican al procesador que se asegure de haber completado y visto todas las operaciones previas realizadas por todos los procesadores. El orden y la atomicidad del programa se mantienen solo en las operaciones de sincronización y no en todas las lecturas y escrituras. Esto se derivó de la comprensión de que ciertas operaciones de memoria, como las realizadas en una sección crítica , no necesitan ser vistas por todos los procesadores hasta que se hayan completado todas las operaciones en la sección crítica. Se supone que reordenar las operaciones de memoria a las regiones de datos entre las operaciones de sincronización no afecta el resultado del programa. Esto aprovecha el hecho de que los programas escritos para ejecutarse en un sistema multiprocesador contienen la sincronización necesaria para asegurar que no se produzcan condiciones de carrera y que siempre se generen resultados SC. ^{[ 16 ]}

En este modelo, la coherencia no se relaja. Una vez que se cumplen estos requisitos, todas las demás operaciones de datos pueden reordenarse. Esto se logra mediante un contador que registra el número de operaciones de datos y, hasta que este contador llegue a cero, no se ejecuta la operación de sincronización. Además, no se ejecutan más operaciones de datos hasta que se hayan completado todas las sincronizaciones anteriores. Las operaciones de memoria entre dos variables de sincronización pueden superponerse y reordenarse sin afectar la corrección del programa. Este modelo garantiza que la atomicidad de escritura se mantenga siempre, por lo que no se requiere ninguna medida de seguridad adicional para el ordenamiento débil.

Para mantener un ordenamiento débil, las operaciones de escritura previas a una operación de sincronización deben ejecutarse globalmente antes de dicha operación. Las operaciones posteriores a una operación de sincronización también deben ejecutarse únicamente después de que esta haya finalizado. Por lo tanto, el acceso a las variables de sincronización es secuencialmente consistente y cualquier lectura o escritura debe realizarse solo después de que las operaciones de sincronización previas hayan finalizado.

El programa depende en gran medida de la sincronización explícita. Para modelos de ordenación débiles, el programador debe usar instrucciones de bloqueo atómico como test-and-set, fetch-and-op, store conditional, load linked o debe etiquetar las variables de sincronización o usar barreras.

El modelo de consistencia de liberación flexibiliza el modelo de consistencia débil al distinguir la operación de sincronización de entrada de la de salida. Bajo el ordenamiento débil, para que se observe una operación de sincronización, todas las operaciones en todos los procesadores deben ser visibles antes de que se complete la operación y el procesador continúe. Sin embargo, bajo el modelo de consistencia de liberación, durante la entrada a una sección crítica, denominada "adquisición", todas las operaciones con respecto a las variables de memoria local deben completarse. Durante la salida, denominada "liberación", todos los cambios realizados por el procesador local deben propagarse a todos los demás procesadores. La coherencia se mantiene.

La operación de adquisición es una operación de carga/lectura que se realiza para acceder a la sección crítica. La operación de liberación es una operación de almacenamiento/escritura que permite a otros procesadores utilizar las variables compartidas.

Entre las variables de sincronización, se puede mantener la consistencia secuencial o la consistencia del procesador. Con la consistencia secuencial (CS), todas las variables de sincronización en competencia deben procesarse en orden. Sin embargo, con la consistencia del procesador (CP), un par de variables en competencia solo necesitan seguir este orden. Se puede permitir que las adquisiciones más recientes se realicen antes que las liberaciones más antiguas.

Esta es una variante del modelo de consistencia de liberación. También requiere el uso de instrucciones de adquisición y liberación para indicar explícitamente la entrada o salida a una sección crítica. Sin embargo, bajo la consistencia de entrada, a cada variable compartida se le asigna una variable de sincronización específica. De esta forma, solo cuando la adquisición se realiza sobre la variable x, todas las operaciones relacionadas con x deben completarse con respecto a ese procesador. Esto permite que se produzcan operaciones concurrentes de diferentes secciones críticas de diferentes variables compartidas. La concurrencia no se observa para operaciones críticas sobre la misma variable compartida. Este modelo de consistencia será útil cuando se puedan procesar diferentes elementos de la matriz al mismo tiempo.

En la consistencia local, ^{[ 14 ]} cada proceso realiza sus propias operaciones en el orden definido por su programa. No existe ninguna restricción sobre el orden en que parecen realizarse las operaciones de escritura de otros procesos. La consistencia local es el modelo de consistencia más débil en sistemas de memoria compartida.

En general, la consistencia ^{[ 17 ]} todas las copias de una ubicación de memoria son eventualmente idénticas después de que se completan las escrituras de todos los procesos.

La consistencia eventual ^{[ 4 ]} es un modelo de consistencia débil en un sistema con falta de actualizaciones simultáneas. Define que si ninguna actualización tarda mucho tiempo, todas las réplicas eventualmente se vuelven consistentes.

La mayoría de las bases de datos descentralizadas compartidas tienen un modelo de consistencia eventual, ya sea BASE: básicamente disponible; estado flexible; eventualmente consistente, o una combinación de ACID y BASE, a veces llamada SALT: secuencial; acordada; registrada; resistente a manipulaciones, y también simétrica; sin administración; registrada; y consensual en el tiempo. ^{[ 18 ] [ 19 ] [ 20 ]}

Una estrategia para mejorar el rendimiento a nivel de hardware consiste en flexibilizar el orden de ejecución de una escritura seguida de una lectura, lo que disimula la latencia de las operaciones de escritura. Esta flexibilización permite que las lecturas subsiguientes se ejecuten en un orden menos estricto con respecto a las escrituras previas del procesador. Debido a esta flexibilización, algunos programas, como XXX, podrían no arrojar resultados consistentes. En cambio, se espera que programas como YYY sigan ofreciendo resultados consistentes gracias al cumplimiento de las restricciones de orden de ejecución restantes.

Tres modelos se incluyen en esta categoría. El modelo IBM 370 es el más estricto. Una lectura puede completarse antes que una escritura anterior en una dirección diferente, pero está prohibido devolver el valor de la escritura a menos que todos los procesadores la hayan visto. El modelo de ordenación de almacenamiento total (TSO) de SPARC V8 relaja parcialmente el modelo IBM 370, permitiendo que una lectura devuelva el valor de la escritura de su propio procesador con respecto a otras escrituras en la misma ubicación, es decir, devuelve el valor de su propia escritura antes de que otros la vean. De forma similar al modelo anterior, este no puede devolver el valor de la escritura a menos que todos los procesadores la hayan visto. El modelo de consistencia del procesador (PC) es el más relajado de los tres y relaja ambas restricciones de tal manera que una lectura puede completarse antes que una escritura anterior incluso antes de que sea visible para otros procesadores.

En el Ejemplo A, el resultado solo es posible en IBM 370 porque read(A) no se ejecuta hasta que write(A) se completa en ese procesador. Por otro lado, este resultado es posible en TSO y PC porque permiten leer los indicadores antes de escribirlos en un mismo procesador.

En el ejemplo B, el resultado solo es posible con PC, ya que permite que P2 devuelva el valor de una escritura incluso antes de que sea visible para P3. Esto no será posible en los otros dos modelos.

Para garantizar la coherencia secuencial en los modelos anteriores, se utilizan redes de seguridad o barreras para aplicar manualmente la restricción. El modelo IBM370 tiene algunas instrucciones de serialización especializadas que se colocan manualmente entre las operaciones. Estas instrucciones pueden consistir en instrucciones de memoria o instrucciones que no son de memoria, como bifurcaciones. Por otro lado, los modelos TSO y PC no proporcionan redes de seguridad, pero los programadores aún pueden usar operaciones de lectura-modificación-escritura para que parezca que el orden del programa se mantiene entre una escritura y una lectura posterior. En el caso de TSO, el orden del programa parece mantenerse si la R o la W que ya forma parte de una R-modificación-W se reemplaza por una R-modificación-W, lo que requiere que la W en la R-modificación-W sea una 'ficticia' que devuelva el valor leído. De manera similar para PC, el orden del programa parece mantenerse si la lectura se reemplaza por una escritura o ya forma parte de una R-modificación-W.

Sin embargo, no es posible optimizar el compilador simplemente aplicando esta relajación. Las optimizaciones del compilador requieren la flexibilidad total para reordenar cualquier par de operaciones en el PO, por lo que la capacidad de reordenar una escritura con respecto a una lectura no resulta suficientemente útil en este caso.

Algunos modelos flexibilizan aún más el orden del programa al relajar incluso las restricciones de orden entre escrituras en diferentes ubicaciones. El modelo de ordenamiento de almacenamiento parcial (PSO) de SPARC V8 es el único ejemplo de este tipo de modelo. La capacidad de segmentar y superponer escrituras en diferentes ubicaciones desde el mismo procesador es la optimización de hardware clave que permite PSO. PSO es similar a TSO en términos de requisitos de atomicidad, ya que permite que un procesador lea el valor de su propia escritura e impide que otros procesadores lean la escritura de otro procesador antes de que esta sea visible para todos los demás. El orden del programa entre dos escrituras se mantiene mediante PSO utilizando una instrucción STBAR explícita. La instrucción STBAR se inserta en un búfer de escritura en implementaciones con búferes de escritura FIFO. Se utiliza un contador para determinar cuándo se han completado todas las escrituras anteriores a la instrucción STBAR, lo que activa una escritura en el sistema de memoria para incrementar el contador. Un acuse de recibo de escritura decrementa el contador, y cuando este llega a 0, significa que todas las escrituras anteriores se han completado.

En los ejemplos A y B, PSO permite ambos resultados no secuencialmente consistentes. La red de seguridad que proporciona PSO es similar a la de TSO: impone un orden de programa desde la escritura hasta la lectura y garantiza la atomicidad de la escritura.

Al igual que en los modelos anteriores, las relajaciones permitidas por PSO no son lo suficientemente flexibles como para ser útiles en la optimización del compilador, que requiere una optimización mucho más flexible.

En algunos modelos, todas las operaciones a distintas ubicaciones se flexibilizan. Una lectura o escritura puede reordenarse con respecto a otra lectura o escritura en una ubicación diferente. El ordenamiento débil se clasifica dentro de esta categoría, y dos tipos de modelos de consistencia de lanzamiento (RCsc y RCpc) también se incluyen en ella. Tres arquitecturas comerciales se proponen dentro de esta categoría de flexibilización: Digital Alpha, SPARC V9 con ordenamiento de memoria relajado (RMO) y los modelos IBM PowerPC .

Estas tres arquitecturas comerciales presentan instrucciones de barrera explícitas como medidas de seguridad. El modelo Alpha proporciona dos tipos de instrucciones de barrera: barrera de memoria (MB) y barrera de escritura de memoria (WMB). La operación MB se puede utilizar para mantener el orden del programa de cualquier operación de memoria anterior a la MB con una operación de memoria posterior a la barrera. De manera similar, la WMB mantiene el orden del programa solo entre escrituras. El modelo SPARC V9 RMO proporciona una instrucción MEMBAR que se puede personalizar para ordenar lecturas y escrituras anteriores con respecto a operaciones de lectura y escritura futuras. No es necesario utilizar lectura-modificación-escritura para lograr este orden, ya que la instrucción MEMBAR se puede utilizar para ordenar una escritura con respecto a una lectura posterior. El modelo PowerPC utiliza una única instrucción de barrera llamada instrucción SYNC. Es similar a la instrucción MB, pero con la pequeña excepción de que las lecturas pueden ocurrir fuera del orden del programa incluso si se coloca una instrucción SYNC entre dos lecturas a la misma ubicación. Este modelo también difiere de Alpha y RMO en términos de atomicidad. Permite que una escritura se vea antes de que se complete una lectura. Puede ser necesaria una combinación de operaciones de lectura, modificación y escritura para crear la ilusión de atomicidad en la escritura.

RMO y PowerPC permiten reordenar las lecturas a la misma ubicación. Estos modelos violan el orden secuencial en los ejemplos A y B. Una relajación adicional permitida en estos modelos es que las operaciones de memoria posteriores a una lectura pueden superponerse y reordenarse con respecto a la lectura. Alpha y RMO permiten que una lectura devuelva el valor de una escritura temprana de otro procesador. Desde la perspectiva del programador, estos modelos deben mantener la ilusión de atomicidad de escritura, aunque permitan que el procesador lea su propia escritura de forma anticipada.

Tanenbaum et al., 2007 ^{[ 4 ]} define el modelo de consistencia como un contrato entre el software (procesos) y la implementación de memoria (almacenamiento de datos). Este modelo garantiza que, si el software sigue ciertas reglas, la memoria funciona correctamente. Dado que, en un sistema sin reloj global, definir la última operación entre escrituras es difícil, se pueden aplicar algunas restricciones a los valores que puede devolver una operación de lectura. El objetivo de los modelos de consistencia centrados en datos es proporcionar una vista consistente de un almacén de datos donde los procesos pueden realizar actualizaciones concurrentes.

En los sistemas distribuidos, mantener la consistencia secuencial para controlar las operaciones concurrentes es esencial. En algunos almacenes de datos especiales sin actualizaciones simultáneas, los modelos de consistencia centrados en el cliente pueden manejar las inconsistencias de una manera menos costosa. Los siguientes son algunos modelos de consistencia centrados en el cliente: ^{[ 4 ]}

La implementación de un modelo de consistencia se define mediante un protocolo de consistencia. Tanenbaum et al., 2007 ^{[ 4 ]} ilustra algunos protocolos de consistencia para modelos centrados en datos.

Protocolos basados ​​en material primario

Los protocolos basados ​​en primarios ^{[ 4 ]} pueden considerarse una clase de protocolos de consistencia más sencillos de implementar. Por ejemplo, el ordenamiento secuencial es un modelo de consistencia popular cuando se busca un ordenamiento consistente de las operaciones. El ordenamiento secuencial se puede definir como un protocolo basado en primarios. En estos protocolos, existe un primario asociado a cada elemento de datos en un almacén de datos para coordinar las operaciones de escritura sobre dicho elemento.

Protocolos de escritura remota

En el protocolo más sencillo basado en un servidor primario que admite la replicación, también conocido como protocolo primario-secundario, las operaciones de escritura se envían a un único servidor y las operaciones de lectura se pueden realizar localmente.

Ejemplo: Tanenbaum et al., 2007 ^{[ 4 ]} proporciona un ejemplo de un protocolo primario-de respaldo. El diagrama del protocolo primario-de respaldo muestra un ejemplo de este protocolo. Cuando un cliente solicita una escritura, la solicitud se reenvía a un servidor primario. El servidor primario envía solicitudes a los respaldos para que realicen la actualización. El servidor recibe entonces la confirmación de actualización de todos los respaldos y envía la confirmación de finalización de las escrituras al cliente. Cualquier cliente puede leer la última actualización disponible localmente. La desventaja de este protocolo es que un cliente que envía la solicitud de actualización podría tener que esperar un tiempo considerable para obtener la confirmación y poder continuar. Este problema se puede resolver realizando las actualizaciones localmente y luego solicitando a otros respaldos que realicen sus actualizaciones. El protocolo primario-de respaldo no bloqueante no garantiza la consistencia de la actualización en todos los servidores de respaldo. Sin embargo, mejora el rendimiento. En el protocolo primario-de respaldo, todos los procesos verán el mismo orden de operaciones de escritura, ya que este protocolo ordena todas las escrituras entrantes en función de un tiempo globalmente único. Los protocolos de bloqueo garantizan que los procesos vean el resultado de la última operación de escritura.

Protocolos de escritura local

En los protocolos de escritura local basados ​​en primarios, ^{[ 4 ]} la copia primaria se mueve entre los procesos que desean realizar una actualización. Para actualizar un elemento de datos, un proceso primero lo mueve a su ubicación. Como resultado, en este enfoque, las operaciones de escritura sucesivas se pueden realizar localmente mientras cada proceso puede leer su copia local de los elementos de datos. Después de que el primario termina su actualización, la actualización se reenvía a otras réplicas y todas realizan la actualización localmente. Este enfoque sin bloqueo puede conducir a una mejora. El diagrama del protocolo de escritura local representa el enfoque de escritura local en protocolos basados ​​en primarios. Un proceso solicita una operación de escritura en un elemento de datos x. El servidor actual se considera el nuevo primario para un elemento de datos x. La operación de escritura se realiza y cuando la solicitud termina, el primario envía una solicitud de actualización a otros servidores de respaldo. Cada respaldo envía un acuse de recibo al primario después de terminar la operación de actualización.