Intel 8086

En 1972, Intel lanzó el 8008 , el primer microprocesador de 8 bits de Intel. ^{[ nota 2 ]} Implementaba un conjunto de instrucciones diseñado por Datapoint Corporation pensando en terminales CRT programables , que también demostró ser bastante versátil. El dispositivo necesitaba varios circuitos integrados adicionales para producir una computadora funcional, en parte debido a que estaba empaquetado en un pequeño encapsulado de memoria de 18 pines, lo que descartaba el uso de un bus de direcciones independiente (Intel era principalmente un fabricante de DRAM en ese momento).

Dos años después, Intel lanzó el 8080 , empleando los nuevos paquetes DIL de 40 pines desarrollados originalmente para circuitos integrados de calculadoras para habilitar un bus de direcciones separado. Tenía un conjunto de instrucciones extendido que era compatible a nivel de código fuente (no binario ) con el 8008 ^{[ 8 ]} y también incluía algunas instrucciones de 16 bits para facilitar la programación. El dispositivo 8080 fue finalmente reemplazado por el 8085 (1977) basado en carga de agotamiento , que usaba una única fuente de alimentación de +5 V en lugar de los tres voltajes de operación diferentes de los chips anteriores. ^{[ nota 3 ]} Otros microprocesadores de 8 bits bien conocidos que surgieron durante estos años son Motorola 6800 (1974), General Instrument PIC16X (1975), MOS Technology 6502 (1975), Zilog Z80 (1976) y Motorola 6809 (1978). 

El proyecto 8086 comenzó en mayo de 1976 ^{[ 9 ]} y originalmente fue concebido como un sustituto temporal del ambicioso y retrasado proyecto iAPX 432. Fue un intento de desviar la atención de los procesadores de 16 y 32 bits de otros fabricantes, que sufrieron menos retrasos: Motorola , Zilog y National Semiconductor .

Aunque el 8086 era un microprocesador de 16 bits, utilizaba una arquitectura similar a la de los microprocesadores de 8 bits de Intel (8008, 8080 y 8085). Esto permitió que los programas en lenguaje ensamblador escritos en 8 bits migraran sin problemas . ^{[ 10 ]} Se añadieron nuevas instrucciones y características, como enteros con signo, direccionamiento base+desplazamiento y operaciones autorrepetitivas. Se añadieron instrucciones para facilitar la compilación del código fuente de funciones anidadas en la familia de lenguajes ALGOL , incluidos Pascal y PL/M . Según el arquitecto principal Stephen P. Morse , esto fue resultado de un enfoque más centrado en el software. Otras mejoras incluyeron instrucciones de microcódigo para las instrucciones de multiplicación y división en lenguaje ensamblador. Los diseñadores también previeron coprocesadores , como el 8087 y el 8089 , por lo que la estructura del bus se diseñó para ser flexible.

La primera revisión del conjunto de instrucciones y la arquitectura de alto nivel estuvo lista después de unos tres meses ^{[ nota 4 ]} , y como casi no se utilizaron herramientas CAD, cuatro ingenieros y doce  diseñadores de circuitos integrados trabajaron simultáneamente en el chip ^{[ nota 5 ]} . El 8086 tardó poco más de dos años desde la idea hasta el producto funcional, lo que se consideró rápido para un diseño complejo en la década de 1970.

El 8086 fue secuenciado ^{[ nota 6 ]} utilizando una mezcla de lógica aleatoria ^{[ 11 ]} y microcódigo , y se implementó utilizando circuitos nMOS de carga de agotamiento con aproximadamente 20 000 transistores  activos (29 000 contando todos los sitios ROM y PLA ). Pronto se pasó a un nuevo proceso de fabricación nMOS refinado llamado HMOS (por High performance MOS) que Intel desarrolló originalmente para la fabricación de productos RAM estática rápidos . ^{[ nota 7 ]} A esto le siguieron las versiones HMOS-II, HMOS-III y, finalmente, una versión CMOS totalmente estática para dispositivos alimentados por batería, fabricada utilizando los procesos CHMOS de Intel . ^{[ nota 8 ]} El chip original medía 33 mm² y el tamaño mínimo de característica era de 3,2 μm. Las instrucciones MUL y DIV eran muy lentas debido a que estaban microcodificadas, por lo que los programadores x86 generalmente solo usaban las instrucciones de desplazamiento de bits para multiplicar y dividir en su lugar.  

El microcontrolador 8086 se miniaturizó a 2 μm en 1981; esta versión también corrigió un error en el registro de pila de los chips originales de 3,5 μm. Las variantes posteriores de 1,5 μm y CMOS se subcontrataron a otros fabricantes y no se desarrollaron internamente.

La arquitectura fue definida por Stephen P. Morse con la ayuda de Bruce Ravenel (el arquitecto del 8087) para refinar las revisiones finales. El diseñador lógico Jim McKevitt y John Bayliss fueron los ingenieros principales del equipo de desarrollo a nivel de hardware ^{[ nota 9 ]} y Bill Pohlman el gerente del proyecto. El legado del 8086 perdura en el conjunto de instrucciones básicas de las computadoras personales y servidores actuales; el 8086 también prestó sus dos últimos dígitos a versiones extendidas posteriores del diseño, como el Intel 286 y el Intel 386 , que finalmente se conocieron como la familia x86 . Además, el ID de proveedor PCI para los dispositivos de sistema producidos por Intel es 8086. ^{[ 12 ]}

All internal registers, as well as internal and external data buses, are 16 bits wide, which firmly established the "16-bit microprocessor" identity of the 8086. A 20-bit external address bus provides a 1 MiB physical address space (2²⁰ = 1,048,576 x 1 byte). This address space is addressed by means of internal memory "segmentation". The data bus is multiplexed with the address bus in order to fit all of the control lines into a standard 40-pin dual in-line package. It provides a 16-bit I/O address bus, supporting 64 KB of separate I/O space. The maximum linear address space is limited to 64 KB, simply because internal address/index registers are only 16 bits wide. Programming over 64 KB memory boundaries involves adjusting the segment registers (see below); this difficulty existed until the 80386 architecture introduced wider (32-bit) registers (the memory management hardware in the 80286 did not help in this regard, as its registers are still only 16 bits wide).

Some of the control pins, which carry essential signals for all external operations, have more than one function depending upon whether the device is operated in min or max mode. The former mode is intended for small single-processor systems, while the latter is for medium or large systems using more than one processor (a kind of multiprocessor mode). Maximum mode is required when using an 8087 or 8089 coprocessor. The voltage on pin 33 (MN/MX) determines the mode. Changing the state of pin 33 changes the function of certain other pins, most of which have to do with how the CPU handles the (local) bus.^{[note 10]} The mode is usually hardwired into the circuit and therefore cannot be changed by software. The workings of these modes are described in terms of timing diagrams in Intel datasheets and manuals. In minimum mode, all control signals are generated by the 8086 itself.

The 8086 has eight more-or-less general 16-bit registers (including the stack pointer but excluding the instruction pointer, flag register and segment registers). Four of them, AX, BX, CX, DX, can also be accessed as 8-bit register pairs (see figure) while the other four, SI, DI, BP, SP, are 16-bit only.^[13]

Gracias a una codificación compacta inspirada en los procesadores de 8 bits, la mayoría de las instrucciones son operaciones de una o dos direcciones, lo que significa que el resultado se almacena en uno de los operandos. Como máximo, uno de los operandos puede estar en memoria, pero este operando en memoria también puede ser el destino , mientras que el otro operando, el origen , puede ser un registro o un valor inmediato . Una única ubicación de memoria también puede usarse a menudo como origen y destino , lo que, entre otros factores, contribuye a una densidad de código comparable (y a menudo superior) a la de la mayoría de las máquinas de ocho bits de la época.

El grado de generalidad de la mayoría de los registros es mucho mayor que en los 8080 o 8085. Sin embargo, los registros del 8086 eran más especializados que en la mayoría de los miniordenadores contemporáneos y también se utilizan implícitamente en algunas instrucciones. Si bien esto es perfectamente comprensible para el programador de ensamblador, complica la asignación de registros para los compiladores en comparación con los procesadores de 16 y 32 bits más ortogonales de la época, como el PDP-11 , VAX , 68000 , 32016 , etc. Por otro lado, al ser más regulares que los microprocesadores de 8 bits, bastante minimalistas pero omnipresentes, como el 6502 , 6800 , 6809 , 8085 , MCS-48 , 8051 y otras máquinas contemporáneas basadas en acumuladores, es significativamente más fácil construir un generador de código eficiente para la arquitectura 8086.

Otro factor que influye en esto es que el 8086 también introdujo algunas instrucciones nuevas (no presentes en los 8080 y 8085) para brindar un mejor soporte a lenguajes de programación de alto nivel basados ​​en pila, como Pascal y PL/M ; algunas de las instrucciones más útiles son y ret size , que admiten directamente la " convención de llamada de Pascal ". (Varias otras, como y , se agregaron en los procesadores posteriores 80186, 80286 y 80386).pushmem-oppush immedenter

Se admite una pila  de 64 KB (un segmento) que crece hacia direcciones más bajas en el hardware ; las palabras de 16 bits se insertan en la pila, y la parte superior de la pila está apuntada por SS:SP. Hay 256 interrupciones , que pueden ser invocadas tanto por hardware como por software. Las interrupciones pueden propagarse en cascada, utilizando la pila para almacenar las direcciones de retorno . 

El microcontrolador 8086 dispone de 64 KB de espacio para puertos de E/S  de 8 bits (o, alternativamente, 32  KB de palabras de 16 bits) .

El 8086 tiene un registro de indicadores de 16 bits . Nueve de estos indicadores de código de condición están activos e indican el estado actual del procesador: indicador de acarreo (CF), indicador de paridad (PF), indicador de acarreo auxiliar (AF), indicador de cero (ZF), indicador de signo (SF), indicador de trampa (TF), indicador de interrupción (IF), indicador de dirección (DF) e indicador de desbordamiento (OF). También conocido como palabra de estado, la disposición del registro de indicadores es la siguiente: ^{[ 14 ]}

También existen cuatro registros de segmento de 16 bits (véase la figura) que permiten a la CPU 8086 acceder a un megabyte de memoria de una forma inusual. En lugar de concatenar el registro de segmento con el registro de dirección, como en la mayoría de los procesadores cuyo espacio de direcciones supera el tamaño de sus registros, el 8086 desplaza el segmento de 16 bits cuatro bits a la izquierda antes de sumarlo al desplazamiento de 16 bits (16 × segmento + desplazamiento), generando así una dirección externa (o efectiva o física) de 20 bits a partir del par segmento:desplazamiento de 32 bits. Como resultado, cualquier dirección externa podría ser referenciada por hasta 2¹² ⁼ 4096 pares segmento:desplazamiento diferentes. ^{[ 15 ]}

Aunque muchos programadores lo consideran complicado y engorroso, este esquema también tiene ventajas: un programa pequeño (menos de 64  KB) se puede cargar a partir de un desplazamiento fijo (como 0000) en su propio segmento, evitando la necesidad de reubicación , con un desperdicio de alineación de como máximo 15  bytes.

Los compiladores para la familia 8086 suelen admitir dos tipos de punteros : cercanos y lejanos . Los punteros cercanos son desplazamientos de 16 bits asociados implícitamente al segmento de código o datos del programa, por lo que solo pueden usarse dentro de partes del programa lo suficientemente pequeñas como para caber en un segmento. Los punteros lejanos son pares segmento:desplazamiento de 32 bits que se resuelven en direcciones externas de 20 bits. Algunos compiladores también admiten punteros enormes , que son similares a los punteros lejanos, excepto que la aritmética de punteros en un puntero enorme lo trata como un puntero lineal de 20 bits, mientras que la aritmética de punteros en un puntero lejano se despliega dentro de su desplazamiento de 16 bits sin tocar la parte del segmento de la dirección.

Para evitar tener que especificar punteros cercanos y lejanos en numerosos punteros, estructuras de datos y funciones, los compiladores también admiten "modelos de memoria" que especifican tamaños de puntero predeterminados. Los modelos tiny (máx. 64K), small (máx. 128K), compact (datos > 64K), medium (código > 64K), large (código, datos > 64K) y huge (matrices individuales > 64K) cubren combinaciones prácticas de punteros cercanos, lejanos y huge para código y datos. El modelo tiny implica que el código y los datos se comparten en un único segmento, como en la mayoría de los procesadores de 8 bits, y se puede usar para crear archivos .com, por ejemplo. Las bibliotecas precompiladas suelen venir en varias versiones compiladas para diferentes modelos de memoria.

Según Morse et al., ^{[ 16 ]} los diseñadores contemplaron usar un desplazamiento de 8 bits (en lugar de 4 bits) para crear un  espacio de direcciones físicas de 16 MB. Sin embargo, dado que esto habría obligado a que los segmentos comenzaran en límites de 256 bytes, y 1  MB se consideraba muy grande para un microprocesador alrededor de 1976, la idea fue descartada. Además, no había suficientes pines disponibles en un paquete de 40 pines de bajo costo para los cuatro pines adicionales del bus de direcciones.

En principio, el espacio de direcciones de la serie x86 podría haberse ampliado en procesadores posteriores aumentando el valor de desplazamiento, siempre que las aplicaciones obtuvieran sus segmentos del sistema operativo y no hicieran suposiciones sobre la equivalencia de diferentes pares segmento:desplazamiento. ^{[ nota 11 ]} En la práctica, el uso de punteros "enormes" y mecanismos similares estaba muy extendido, y el direccionamiento plano de 32 bits, posible gracias a los registros de desplazamiento de 32 bits del 80386, acabó ampliando el rango de direccionamiento limitado de forma más general.

El flujo de instrucciones se obtiene de la memoria como palabras y el procesador lo direcciona internamente a nivel de byte según sea necesario. Un mecanismo de cola de flujo de instrucciones permite que se encolan hasta 6 bytes del flujo de instrucciones mientras se espera su decodificación y ejecución. La cola actúa como un búfer FIFO ( primero en entrar, primero en salir ), del cual la Unidad de Ejecución (UE) extrae los bytes de instrucción según se requiera. Siempre que haya espacio para al menos dos bytes en la cola, la BIU intentará un ciclo de memoria de obtención de palabras. Si la cola está vacía (después de una instrucción de salto, por ejemplo), el primer byte que se introduce en la cola queda inmediatamente disponible para la UE. ^{[ 17 ]}

Interrupts on the 8086 can be either software or hardware-initiated. Interrupts are long calls that also save the processor status. Interrupt routines typically end with a IRET instruction. All interrupts have a 8-bit interrupt number associated with them. This number is used to look up a segment:offset in a 256 element interrupt vector table stored at addresses 0-3FFH. When any type of interrupt is encountered, the processor status is pushed, CS and IP are pushed, and the interrupt number is multiplied by four to index a new execution address which is loaded from the vector table.

There are three types of software interrupt instructions: INT n, INTO, and a single-byte INT 3 used for debugging.

There are two kinds of hardware interrupts: maskable and non-maskable.

Non-maskable interrupts are higher priority than maskable interrupts. They cannot be disabled by interrupt enable. A low to high transition on the NMI pin essentially causes an INT 2 to execute.

Maskable interrupts are enabled and disabled by the STI and CLI instructions respectively. When the INTR is asserted by a hardware device, the 8086 asserts INTA twice, reading an 8-bit interrupt number from the bus. This number is multiplied by four to point to the associated interrupt service routine address in the vector table. Maskable interrupts are disabled when INTA is asserted, but are re-enabled upon executing the IRET instruction at the end of the interrupt service routine.^[17]

Aunque parcialmente eclipsado por otras decisiones de diseño en este chip en particular, los buses de direcciones y datos multiplexados limitan ligeramente el rendimiento; las transferencias de cantidades de 16 o 8 bits se realizan en un ciclo de acceso a memoria de cuatro relojes, que es más rápido en cantidades de 16 bits, aunque más lento en cantidades de 8 bits, en comparación con muchas CPU contemporáneas basadas en 8 bits. A medida que las instrucciones varían de uno a seis bytes, la búsqueda y la ejecución se hacen concurrentes y se desacoplan en unidades separadas (como sigue ocurriendo en los procesadores x86 actuales): la unidad de interfaz de bus alimenta el flujo de instrucciones a la unidad de ejecución a través de una cola de prebúsqueda de 6 bytes (una forma de segmentación débilmente acoplada ), lo que acelera las operaciones en registros e inmediatos , mientras que las operaciones de memoria se vuelven más lentas (cuatro años después, este problema de rendimiento se solucionó con los 80186 y 80286 ). Sin embargo, la arquitectura completa (en lugar de parcial) de 16 bits con una ALU de ancho completo permitió que las instrucciones aritméticas de 16 bits se ejecutaran con un solo ciclo de ALU (en lugar de dos, mediante acarreo interno, como en los 8080 y 8085), acelerando considerablemente dichas instrucciones. Junto con la ortogonalización de las operaciones frente a los tipos de operandos y los modos de direccionamiento , así como otras mejoras, esto hizo que la ganancia de rendimiento con respecto a los 8080 o 8085 fuera bastante significativa, a pesar de que en algunos casos los chips más antiguos pueden ser más rápidos (véase más abajo).

• EA = tiempo para calcular la dirección efectiva, que oscila entre 5 y 12 ciclos.
• Los tiempos indicados son los mejores posibles y dependen del estado de la precarga, la alineación de las instrucciones y otros factores.

Como se puede observar en estas tablas, las operaciones en registros e inmediatos eran rápidas (entre 2 y 4 ciclos), mientras que las instrucciones de operandos de memoria y los saltos eran bastante lentos; los saltos requerían más ciclos que en los sencillos 8080 y 8085 , y el 8088 (utilizado en el IBM PC) se veía además perjudicado por su bus más estrecho. Las razones por las que la mayoría de las instrucciones relacionadas con la memoria eran lentas eran tres:

• Loosely coupled fetch and execution units are efficient for instruction prefetch, but not for jumps and random data access (without special measures).
• No dedicated address calculation adder was afforded; the microcode routines had to use the main ALU for this (although there was a dedicated segment + offset adder).
• The address and data buses were multiplexed, forcing a slightly longer (33~50%) bus cycle than in typical contemporary 8-bit processors.

However, memory access performance was drastically enhanced with Intel's next generation of 8086 family CPUs. The 80186 and 80286 both had dedicated address calculation hardware, saving many cycles, and the 80286 also had separate (non-multiplexed) address and data buses.

The 8086/8088 could be connected to a mathematical coprocessor to add hardware/microcode-based floating-point performance. The Intel 8087 was the standard math coprocessor for the 8086 and 8088, operating on 80-bit numbers. Manufacturers like Cyrix (8087-compatible) and Weitek (not 8087-compatible) eventually came up with high-performance floating-point coprocessors that competed with the 8087.

Fujitsu , ^{[ 29 ]} Harris / Intersil , OKI , Siemens , Texas Instruments , NEC , Mitsubishi y AMD fabricaron versiones compatibles y, en muchos casos, mejoradas . Por ejemplo, el par NEC V20 y NEC V30 eran compatibles a nivel de hardware con los 8088 y 8086, aunque NEC fabricó clones originales de Intel, μPD8088D y μPD8086D respectivamente, pero incorporaron el conjunto de instrucciones del 80186 junto con algunas (pero no todas) las mejoras de velocidad del 80186, lo que proporcionó una capacidad de actualización directa tanto del conjunto de instrucciones como de la velocidad de procesamiento sin que los fabricantes tuvieran que modificar sus diseños. Estos procesadores compatibles con el 8086, relativamente simples y de bajo consumo en CMOS, todavía se utilizan en sistemas embebidos.

La industria electrónica de la Unión Soviética logró replicar el 8086 mediante espionaje industrial e ingeniería inversa . El chip resultante, el K1810VM86 , era compatible en binario y en pines con el 8086.

Los procesadores i8086 e i8088 eran, respectivamente, los núcleos de las computadoras de escritorio EC1831 y EC1832 , compatibles con PC y fabricadas en la Unión Soviética. (EC1831 es la identificación EC del IZOT 1036C y EC1832 es la identificación EC del IZOT 1037C, desarrollados y fabricados en Bulgaria. EC significa Единая Система). Sin embargo, la computadora EC1831 (IZOT 1036C) presentaba diferencias de hardware significativas con respecto al prototipo de la IBM PC. La EC1831 fue la primera computadora compatible con PC con dimensionamiento dinámico del bus (Patente de EE. UU. n.° 4,831,514). Posteriormente, algunos de los principios de la norma EC1831 fueron adoptados en la PS/2 (Patente estadounidense n.º 5.548.786) y en otras máquinas (Solicitud de patente británica, publicación n.º GB-A-2211325, publicada el 28 de junio de 1989).

• 
  Clon soviético K1810VM86
• 
  OKI M80C86A QFP-56
• 
  NEC μPD8086D-2 (8  MHz) del año 1984, semana 19, JAPÓN (clon de Intel D8086-2)
• 
  El AMD D8086