Señalización diferencial de bajo voltaje

La señalización diferencial de bajo voltaje ( LVDS ), también conocida como TIA/EIA-644 , es un estándar técnico que especifica las características eléctricas de un sistema de señalización diferencial en serie . LVDS funciona con bajo consumo de energía y puede alcanzar velocidades muy altas utilizando cables de cobre de par trenzado económicos . LVDS es únicamente una especificación de la capa física; muchos estándares y aplicaciones de comunicación de datos la utilizan y le añaden una capa de enlace de datos, tal como se define en el modelo OSI .

LVDS se introdujo en 1994 y se ha popularizado en productos como televisores LCD, sistemas de entretenimiento para automóviles , cámaras industriales y visión artificial, computadoras portátiles y tabletas , y sistemas de comunicaciones. Sus aplicaciones típicas incluyen video de alta velocidad, gráficos, transferencia de datos de cámaras de video y buses de computadora de propósito general .

En sus inicios, los fabricantes de ordenadores portátiles y pantallas LCD solían utilizar el término LVDS en lugar de FPD-Link al referirse a su protocolo, y el término LVDS se ha convertido erróneamente en sinónimo de Flat Panel Display Link en el vocabulario de la ingeniería de pantallas de vídeo.

LVDS es un sistema de señalización diferencial , lo que significa que transmite información como la diferencia entre los voltajes de un par de cables; estos voltajes se comparan en el receptor. En una implementación típica, el transmisor inyecta una corriente constante de 3,5 mA en los cables, y la dirección de la corriente determina el nivel lógico digital. La corriente pasa a través de una resistencia de terminación de entre 100 y 120 ohmios (adaptada a la impedancia característica del cable para reducir las reflexiones) en el extremo receptor, y luego regresa en la dirección opuesta a través del otro cable. Según la ley de Ohm , la diferencia de voltaje a través de la resistencia es de aproximadamente 350 mV . El receptor detecta la polaridad de este voltaje para determinar el nivel lógico.  

Siempre que exista un acoplamiento estrecho entre los campos eléctrico y magnético de los dos cables, LVDS reduce la generación de ruido electromagnético. Esta reducción se debe a que el flujo de corriente, igual y opuesto, en ambos cables crea campos electromagnéticos iguales y opuestos que tienden a cancelarse entre sí. Además, el acoplamiento estrecho de los cables de transmisión reduce la susceptibilidad a la interferencia electromagnética, ya que el ruido afecta por igual a cada cable y se manifiesta como ruido de modo común. El receptor LVDS no se ve afectado por el ruido de modo común porque detecta la tensión diferencial, donde el ruido de modo común impacta por igual a ambos pares, lo que resulta en una diferencia de tensión relativa nula entre ellos.

El hecho de que el transmisor LVDS consuma una corriente constante también reduce considerablemente la exigencia sobre el desacoplamiento de la fuente de alimentación , lo que genera menos interferencias en las líneas de alimentación y tierra del circuito transmisor. Esto reduce o elimina fenómenos como el rebote de tierra , que suelen observarse en líneas de transmisión terminadas de un solo extremo, donde los niveles lógicos alto y bajo consumen corrientes diferentes, o en líneas de transmisión no terminadas, donde aparece una corriente de forma abrupta durante la conmutación.

La baja tensión de modo común (el promedio de las tensiones en los dos cables) de aproximadamente 1,2  V permite utilizar LVDS con una amplia gama de circuitos integrados con tensiones de alimentación de hasta 2,5  V o inferiores. Además, existen variantes de LVDS que utilizan una tensión de modo común aún menor. Un ejemplo es el sub-LVDS (introducido por Nokia en 2004), que utiliza  una tensión de modo común típica de 0,9 V. Otro ejemplo es el protocolo  SLVS-400 (Scalable Low Voltage Signaling for 400 mV), especificado en la norma JEDEC JESD8-13 de octubre de 2001, donde la tensión de alimentación puede ser tan baja como 800  mV y la tensión de modo común es de aproximadamente 400  mV.

La baja tensión diferencial, de aproximadamente 350  mV, hace que LVDS consuma muy poca energía en comparación con otras tecnologías de señalización. Esto se logra, en parte, gracias al diseño del transmisor, que consta de una fuente de corriente constante (típicamente 3,5 mA) y cuatro interruptores MOSFET que forman un puente H. ^{[ 1 ]} Con  una tensión de alimentación de 2,5 V, la potencia necesaria para suministrar 3,5  mA es de 8,75  mW, en comparación con los 90  mW disipados por la resistencia de carga para una señal RS-422 .

Niveles lógicos: ^{[ 2 ]}

LVDS no es el único sistema de señalización diferencial de baja potencia en uso; otros incluyen la E/S serie Fairchild Current Transfer Logic.

En 1994, National Semiconductor introdujo LVDS, que posteriormente se convirtió en un estándar de facto para la transferencia de datos de alta velocidad. ^{[ 3 ] : 8}

LVDS se popularizó a mediados de la década de 1990. Antes de eso, las resoluciones de los monitores de computadora no eran lo suficientemente altas como para requerir velocidades de datos tan rápidas para gráficos y video. Sin embargo, en 1992, Apple Computer necesitaba un método para transferir múltiples flujos de video digital sin sobrecargar el NuBus existente en el backplane . Apple y National Semiconductor ( NSC ) crearon QuickRing , que fue el primer circuito integrado que utilizó LVDS. QuickRing era un bus auxiliar de alta velocidad para datos de video que evitaba el NuBus en las computadoras Macintosh. Las aplicaciones multimedia y de supercomputación continuaron expandiéndose porque ambas necesitaban transferir grandes cantidades de datos a través de enlaces de varios metros de longitud (desde una unidad de disco a una estación de trabajo , por ejemplo).

La primera aplicación comercialmente exitosa de LVDS se dio en ordenadores portátiles, donde se transmitían datos de vídeo desde las unidades de procesamiento gráfico a las pantallas planas mediante el protocolo Flat Panel Display Link ( FPD-Link) de National Semiconductor. El primer chipset FPD-Link redujo una interfaz de vídeo de 21 bits de ancho, además del reloj, a tan solo 4 pares diferenciales (8 cables), lo que permitió que se adaptara fácilmente a la bisagra entre la pantalla y el portátil y aprovechara las características de bajo ruido y la alta velocidad de datos de LVDS. FPD-Link se convirtió en el estándar abierto de facto para esta aplicación en portátiles a finales de la década de 1990 y fue la interfaz de visualización dominante en ordenadores portátiles y tabletas hasta principios de la década de 2010, cuando fue reemplazado por Embedded DisplayPort (eDP) . ^{[ 4 ]}

Las aplicaciones de LVDS se extendieron a las pantallas planas de los televisores de consumo a medida que aumentaban la resolución y la profundidad de color. Para satisfacer esta demanda, los chipsets FPD-Link continuaron aumentando la velocidad de datos y el número de canales LVDS paralelos para cumplir con los requisitos internos del televisor en cuanto a la transferencia de datos de vídeo desde el procesador de vídeo principal al controlador de temporización del panel. FPD-Link (conocido comúnmente como LVDS) fue en su momento el estándar de facto para esta interconexión interna de TV, pero desde entonces ha sido superado por interfaces más modernas y eficientes como MIPI DSI y eDP.

La siguiente aplicación objetivo era la transferencia de flujos de vídeo a través de una conexión de cable externa entre un ordenador de sobremesa y una pantalla, o entre un reproductor de DVD y un televisor. NSC introdujo versiones mejoradas de FPD-Link, denominadas estándares LVDS Display Interface (LDI) y OpenLDI . Estos estándares permiten una frecuencia de reloj de píxeles máxima de 112  MHz, suficiente para una resolución de pantalla de 1400 × 1050 ( SXGA+ ) a 60  Hz. Un enlace dual puede aumentar la resolución máxima de pantalla a 2048 × 1536 ( QXGA ) a 60  Hz. FPD-Link funciona con longitudes de cable de hasta unos 5  m, y LDI extiende este alcance hasta unos 10  m. Sin embargo, la interfaz visual digital (DVI), que utiliza TMDS sobre señales de lógica de modo de corriente (CML), ganó la competición de estándares y se convirtió en el estándar para la conexión externa de ordenadores de sobremesa a monitores, y HDMI acabó convirtiéndose en el estándar para la conexión de fuentes de vídeo digital, como reproductores de DVD, a pantallas planas en aplicaciones de consumo.

Otra aplicación exitosa de LVDS es Camera Link , un protocolo de comunicación serial diseñado para aplicaciones de visión artificial y basado en el chipset NSC Channel Link , que utiliza LVDS. Camera Link estandariza las interfaces de video para productos científicos e industriales, incluyendo cámaras, cables y capturadores de imágenes. La Automated Imaging Association (AIA) mantiene y administra el estándar, ya que es la asociación comercial global de la industria de la visión artificial .

Otros ejemplos de LVDS utilizados en buses de computadora son HyperTransport y FireWire , cuyo desarrollo se remonta al trabajo posterior a Futurebus , que también dio origen a SCI . Además, LVDS es la señalización de la capa física en los estándares SCSI (Ultra-2 SCSI y posteriores) para permitir velocidades de datos más altas y longitudes de cable mayores. Serial ATA (SATA), RapidIO y SpaceWire utilizan LVDS para permitir la transferencia de datos a alta velocidad.

Intel y AMD publicaron un comunicado de prensa en diciembre de 2010 indicando que dejarían de ofrecer soporte para la interfaz de panel LCD LVDS en sus líneas de productos para 2013. Promocionan DisplayPort integrado y DisplayPort interno como su solución preferida. ^{[ 5 ]} Sin embargo, la interfaz de panel LCD LVDS ha demostrado ser el método de menor costo para transmitir video en tiempo real desde una unidad de procesamiento de video a un controlador de temporización de panel LCD dentro de un televisor o computadora portátil, y en febrero de 2018 los fabricantes de televisores LCD y computadoras portátiles continuaron presentando nuevos productos que utilizan la interfaz LVDS.

LVDS se introdujo originalmente como un estándar de 3,3 V. La señalización de bajo voltaje escalable ( SLVS ) tiene un voltaje de modo común más bajo de 200 mV y una oscilación pp reducida, pero por lo demás es igual que LVDS. ^{[ 3 ] : 9}

LVDS funciona tanto en la transmisión de datos en paralelo como en serie . En las transmisiones en paralelo, múltiples pares diferenciales de datos transportan varias señales simultáneamente, incluyendo una señal de reloj para sincronizar los datos. En las comunicaciones en serie, múltiples señales de un solo extremo se serializan en un único par diferencial con una velocidad de datos igual a la de todos los canales de un solo extremo combinados. Por ejemplo, un bus paralelo de 7 bits serializado en un único par operará a una velocidad de datos 7 veces superior a la de un canal de un solo extremo. Los dispositivos para convertir entre datos en serie y en paralelo son el serializador y el deserializador, abreviados como SerDes cuando ambos dispositivos están integrados en un mismo circuito.

Por ejemplo, FPD-Link utiliza LVDS en una combinación de comunicación serializada y paralela. El FPD-Link original, diseñado para vídeo RGB de 18 bits, cuenta con 3 pares de datos paralelos y un par de reloj, por lo que se trata de un esquema de comunicación paralela. Sin embargo, cada uno de los 3 pares transfiere 7 bits serializados durante cada ciclo de reloj. Así pues, los pares paralelos de FPD-Link transportan datos serializados, pero utilizan un reloj paralelo para recuperar y sincronizar los datos.

Las comunicaciones de datos en serie también permiten integrar el reloj dentro del flujo de datos. Esto elimina la necesidad de un reloj paralelo para sincronizar los datos. Existen varios métodos para integrar un reloj en un flujo de datos. Un método consiste en insertar dos bits adicionales en el flujo de datos como bit de inicio y bit de parada para garantizar transiciones de bits a intervalos regulares y simular una señal de reloj. Otro método es la codificación 8b/10b.

LVDS no especifica un esquema de codificación de bits, ya que es un estándar de capa física. LVDS admite cualquier esquema de codificación especificado por el usuario para el envío y la recepción de datos a través de un enlace LVDS, incluyendo datos codificados en 8b/10b. Un esquema de codificación en 8b/10b incorpora la información de la señal de reloj y ofrece la ventaja adicional del equilibrio de CC. El equilibrio de CC es necesario para rutas de transmisión acopladas en CA (como las acopladas mediante capacitivos o transformadores). También existen métodos de codificación con equilibrio de CC para el reloj integrado de bit de inicio/bit de parada, que generalmente incluyen una técnica de codificación aleatoria de datos. El punto clave de LVDS es la señalización de la capa física para transportar bits a través de los cables. Es compatible con casi todas las técnicas de codificación de datos e incrustación de reloj.

Cuando un único par diferencial de datos en serie no es lo suficientemente rápido, existen técnicas para agrupar canales de datos en serie en paralelo y añadir un canal de reloj paralelo para la sincronización. Esta es la técnica que utiliza FPD-Link. Otros ejemplos de LVDS paralelo que utilizan múltiples pares LVDS y un reloj paralelo para la sincronización son Channel Link e HyperTransport .

También existe la técnica de aumentar el rendimiento de datos agrupando varios canales de datos LVDS con reloj integrado. Sin embargo, esto no es LVDS paralelo, ya que no hay reloj paralelo y cada canal tiene su propia información de reloj. Un ejemplo de esta técnica es PCI Express , donde 2, 4 u 8 canales serie codificados en 8b/10b transmiten datos de la aplicación desde el origen hasta el destino. En este caso, el destino debe emplear un método de sincronización de datos para alinear los múltiples canales de datos serie.

El estándar LVDS original solo contemplaba la transmisión de una señal digital de un transmisor a un receptor en una topología punto a punto. Sin embargo, los ingenieros que utilizaban los primeros productos LVDS pronto quisieron controlar varios receptores con un solo transmisor en una topología multipunto. Como resultado, NSC inventó Bus LVDS ( BLVDS ) como la primera variante de LVDS diseñada para controlar múltiples receptores LVDS. Utiliza resistencias de terminación en cada extremo de la línea de transmisión diferencial para mantener la integridad de la señal. La doble terminación es necesaria porque es posible tener uno o más transmisores en el centro del bus que envían señales hacia los receptores en ambas direcciones. La diferencia con los transmisores LVDS estándar radicaba en aumentar la corriente de salida para controlar las múltiples resistencias de terminación. Además, los transmisores deben tolerar la posibilidad de que otros transmisores controlen simultáneamente el mismo bus .

El LVDS punto a punto normalmente funciona a 3,5 mA. El LVDS multipunto o LVDS de bus (B-LVDS) puede funcionar hasta 12 mA. ^{[ 3 ] : 9}

LVDS multipunto ( MLVDS o M-LVDS ^{[ 6 ] [ 7 ]} ) es el estándar TIA (TIA-899). El estándar AdvancedTCA especificaba MLVDS para la distribución de reloj a través del plano posterior a cada una de las placas del módulo de computación en el sistema.

MLVDS tiene dos tipos de receptores. El tipo 1 es compatible con LVDS y utiliza un  umbral de +/− 50 mV. Los receptores de tipo 2 permiten la señalización Wired-OR con dispositivos M-LVDS. Para M-LVDS:

La versión actual de LVDS fue precedida por un estándar anterior, Scalable Coherent Interface (SCI). SCI-LVDS era un subconjunto de la familia de estándares SCI y se especificó en el estándar IEEE 1596.3 de 1995. El comité SCI diseñó LVDS para interconectar sistemas multiprocesador con una interfaz de alta velocidad y bajo consumo, en sustitución de la lógica de acoplamiento de emisor positivo (PECL).

El estándar ANSI / TIA / EIA -644-A (publicado en 2001) define LVDS. Este estándar recomendaba originalmente una velocidad de datos máxima de 655  Mbit/s sobre cable de cobre de par trenzado, pero hoy  en día son comunes velocidades de datos de 1 a 3 Gbit/s en medios de transmisión de alta calidad. ^{[ 8 ]} Actualmente, las tecnologías para la transmisión de señales de vídeo digital de banda ancha, como LVDS, también se utilizan en vehículos, donde la transmisión de la señal como señal diferencial ayuda por razones de compatibilidad electromagnética (CEM). Sin embargo, se deben utilizar cables de par trenzado blindados de alta calidad junto con sistemas de conectores complejos para el cableado. Una alternativa es el uso de cables coaxiales. Los estudios han demostrado que es posible, a pesar del medio de transferencia simplificado, dominar tanto la emisión como la inmunidad en el rango de alta frecuencia. Las futuras conexiones de vídeo de alta velocidad pueden ser más pequeñas, ligeras y económicas de implementar.

Las tecnologías de transmisión de vídeo en serie se utilizan ampliamente en la industria automotriz para la interconexión de cámaras, pantallas y dispositivos de control. Los datos de vídeo sin comprimir ofrecen ciertas ventajas para determinadas aplicaciones. Los protocolos de comunicación en serie permiten ahora la transferencia de datos a velocidades de entre 3 y 4  Gbit/s, lo que posibilita el control de pantallas con resolución Full HD. La integración de los componentes serializador y deserializador en la unidad de control, gracias a sus bajos requisitos de hardware y software adicionales, resulta sencilla y económica. En cambio, las soluciones de bus requieren la conexión de la transmisión de vídeo a un controlador de red correspondiente y, si es necesario, recursos para la compresión de datos. Dado que para muchas aplicaciones no se requiere una red completa en toda la arquitectura de vídeo y, para algunos componentes, la compresión de datos no es viable debido a la pérdida de calidad de imagen y la latencia adicional, las tecnologías de transmisión de vídeo basadas en bus resultan actualmente solo parcialmente atractivas.

• Lógica de modo de corriente , otro estándar de señalización diferencial.
• Controlador de pantalla , un tipo de circuito integrado que envía una señal LVDS.
• FPD-Link , un LVDS similar pero diferente
• Lista de velocidades de bits de la interfaz
• Lógica de emisor positivo acoplado (PECL y LVPECL)

• Manual de aplicaciones y datos de LVDS , SLLD009, Texas Instruments , noviembre de 2002.
• Descripción general de la tecnología LVDS , AN-971, Texas Instruments, julio de 1998.
• Manual del propietario de LVDS , 4.ª edición, Texas Instruments, 2008.
• Sistema de señalización de bajo voltaje escalable SLVS-400 , estándar JEDEC, JESD8-13, octubre de 2001.
• Compatibilidad de LVDS con los estándares de interfaz RS422 y RS485 , AN-5023, Fairchild Semiconductor , julio de 2002.
• Circuitos integrados LVDS, M-LVDS y PECL , Texas Instruments