Hispanopedia Wiki
Articulo de referencia

Lista de velocidades de bits de interfaz

Esta es una lista de velocidades de bits de interfaz , es una medida de las tasas de transferencia de información , o capacidad de ancho de banda digital , en la que las interfa...

Hispanopedia WikiContenido en espanolLectura gratuita

Esta es una lista de velocidades de bits de interfaz , es una medida de las tasas de transferencia de información , o capacidad de ancho de banda digital , en la que las interfaces digitales en una computadora o red pueden comunicarse a través de varios tipos de buses y canales . La distinción puede ser arbitraria entre un bus de computadora , a menudo más cercano en el espacio, y redes de telecomunicaciones más grandes . Muchas interfaces o protocolos de dispositivos (por ejemplo, SATA, USB, SAS , PCIe ) se utilizan tanto dentro de cajas de muchos dispositivos, como una PC, como en cajas de un solo dispositivo, como una carcasa de disco duro . En consecuencia, esta página enumera los estándares de cable de cinta interno y externo de comunicaciones juntos en una tabla ordenable.

Factores que limitan el desempeño real, criterios para tomar decisiones reales

La mayoría de las tasas enumeradas son medidas teóricas de rendimiento máximo ; en la práctica, el rendimiento efectivo real es casi inevitablemente menor en proporción a la carga de otros dispositivos ( contención de red / bus ), distancias físicas o temporales y otra sobrecarga en los protocolos de capa de enlace de datos , etc. El rendimiento útil máximo (por ejemplo, la tasa de transferencia de archivos) puede ser incluso menor debido a una mayor sobrecarga del protocolo de capa y retransmisiones de paquetes de datos causadas por ruido de línea o interferencias como diafonía , o paquetes perdidos en nodos de red intermedios congestionados . Todos los protocolos pierden algo, y los más robustos que se enfrentan de forma resiliente a muchas situaciones de fallo tienden a perder más rendimiento máximo para obtener tasas totales más altas a largo plazo.

Las interfaces de dispositivos en las que un bus transfiere datos a través de otro estarán limitadas, en el mejor de los casos, al rendimiento de la interfaz más lenta. Por ejemplo, los controladores SATA revisión 3.0 (6 Gbit/s) en un canal PCI Express 2.0 (5 Gbit/s) estarán limitados a la velocidad de 5 Gbit/s y tendrán que emplear más canales para solucionar este problema. Las primeras implementaciones de nuevos protocolos suelen tener este tipo de problema. Los fenómenos físicos de los que depende el dispositivo (como los platos giratorios en un disco duro) también impondrán límites; por ejemplo, la falta de envío de platos giratorios en 2009 satura la revisión 2.0 de SATA (3 Gbit/s), por lo que pasar de esta interfaz de 3 Gbit/s a USB 3.0 a 4,8 Gbit/s para una unidad giratoria no dará como resultado un aumento en la velocidad de transferencia realizada.

La contención en un espectro inalámbrico o ruidoso, donde el medio físico está completamente fuera del control de quienes especifican el protocolo, requiere medidas que también consumen el rendimiento. Los dispositivos inalámbricos, BPL y módems pueden producir una tasa de línea o tasa de bits bruta más alta , debido a los códigos de corrección de errores y otras sobrecargas de la capa física . Es extremadamente común que el rendimiento sea mucho menor que la mitad del máximo teórico, aunque las tecnologías más recientes (notablemente BPL) emplean análisis de espectro preventivo para evitar esto y, por lo tanto, tienen mucho más potencial para alcanzar velocidades de gigabit reales en la práctica que los módems anteriores.

Otro factor que reduce el rendimiento son las decisiones políticas deliberadas que toman los proveedores de servicios de Internet por razones contractuales, de gestión de riesgos, de saturación de la agregación o de marketing. Algunos ejemplos son la limitación de velocidad , la limitación del ancho de banda y la asignación de direcciones IP a grupos. Estas prácticas tienden a minimizar el rendimiento disponible para cada usuario, pero maximizan la cantidad de usuarios que pueden ser admitidos en una red troncal.

Además, a menudo no hay chips disponibles para implementar las velocidades más rápidas. AMD , por ejemplo, no admitía la interfaz HyperTransport de 32 bits en ninguna CPU que haya comercializado a finales de 2009. Además, los proveedores de servicios WiMAX en los EE. UU. normalmente sólo admitían hasta 4 Mbit/s a finales de 2009.

Elegir proveedores de servicios o interfaces basándose en máximos teóricos no es una buena idea, especialmente para necesidades comerciales. Un buen ejemplo son los centros de datos a gran escala, que deberían preocuparse más por el precio por puerto para soportar la interfaz, consideraciones de potencia y calor, y el costo total de la solución. Debido a que algunos protocolos como SCSI y Ethernet ahora funcionan muchos órdenes de magnitud más rápido que cuando se implementaron originalmente, la escalabilidad de la interfaz es un factor importante, ya que evita cambios costosos a tecnologías que no son compatibles con versiones anteriores. Esto se pone de relieve por el hecho de que estos cambios a menudo ocurren involuntariamente o por sorpresa, especialmente cuando un proveedor abandona el soporte para un sistema propietario.

Convenciones

Por convención, las velocidades de datos de bus y red se expresan en bits por segundo (bit/s) o bytes por segundo (B/s). En general, las interfaces paralelas se expresan en B/s y las seriales en bit/s. Las más utilizadas se muestran a continuación en negrita .

En dispositivos como módems , los bytes pueden tener más de 8 bits de longitud porque pueden rellenarse individualmente con bits de inicio y detención adicionales; las cifras a continuación lo reflejan. Cuando los canales utilizan códigos de línea (como Ethernet , Serial ATA y PCI Express ), las velocidades indicadas corresponden a la señal decodificada.

Las cifras que aparecen a continuación corresponden a velocidades de datos símplex , que pueden entrar en conflicto con las velocidades dúplex que los proveedores utilizan a veces en los materiales promocionales. Cuando se indican dos valores, el primero es la velocidad de bajada y el segundo es la velocidad de subida.

El uso de prefijos decimales es estándar en las comunicaciones de datos.

Anchos de banda

Las figuras a continuación están agrupadas por tipo de red o bus, y luego ordenadas dentro de cada grupo desde el ancho de banda más bajo al más alto; el sombreado gris indica una falta de implementaciones conocidas.

Como se indicó anteriormente, todos los anchos de banda citados corresponden a cada dirección. Por lo tanto, para las interfaces dúplex (capaces de transmisión simultánea en ambos sentidos), los valores indicados son velocidades símplex (unidireccionales), en lugar de velocidades totales de subida y bajada.

Reloj de radio

Estación de señal horaria a radio reloj

Teletipo(TTY) oDispositivo de telecomunicaciones para sordos.(TDD)

Módems (banda estrecha y banda ancha)

Banda estrecha(MONTONES:canal de 4 kHz)

Banda ancha(de cientos de kHz a GHz de ancho)

Interfaces de telefonía móvil

Redes de área amplia

Redes de área local

Redes inalámbricas

Las redes 802.11 en modo infraestructura son half-duplex; todas las estaciones comparten el medio. En modo infraestructura o punto de acceso, todo el tráfico tiene que pasar por un punto de acceso (AP). Por lo tanto, dos estaciones en el mismo punto de acceso que se están comunicando entre sí deben transmitir cada trama dos veces: desde el emisor al punto de acceso, y luego desde el punto de acceso al receptor. Esto reduce aproximadamente a la mitad el ancho de banda efectivo.

Las redes 802.11 en modo ad hoc siguen siendo semidúplex, pero los dispositivos se comunican directamente en lugar de hacerlo a través de un punto de acceso. En este modo, todos los dispositivos deben poder verse entre sí, en lugar de tener que ver únicamente el punto de acceso.

Redes de área personal inalámbricas

Buses de computadora

Autobuses principales

El protocolo x LPC incluye una gran sobrecarga. Si bien la tasa bruta de datos equivale a 33,3 millones de transferencias de 4 bits por segundo (o16,67  MB/s ), la transferencia más rápida, lectura de firmware, da como resultado15,63  MB/s . El siguiente ciclo de bus más rápido, escritura DMA de estilo ISA de 32 bits, produce solo6,67  MB/s . Otras transferencias pueden ser tan lentas como2  MB/s . [42]

y Utiliza codificación 128b/130b , lo que significa que aproximadamente el 1,54 % de cada transferencia se utiliza para la detección de errores en lugar de transportar datos entre los componentes de hardware en cada extremo de la interfaz. Por ejemplo, una interfaz PCIe 3.0 de enlace único tiene una velocidad de transferencia de 8 Gbit/s, pero su ancho de banda utilizable es de solo 7,88 Gbit/s aproximadamente.

z Utiliza codificación 8b/10b , lo que significa que el 20 % de cada transferencia es utilizada por la interfaz en lugar de transportar datos entre los componentes de hardware en cada extremo de la interfaz. Por ejemplo, un PCIe 1.0 de enlace único tiene una velocidad de transferencia de 2,5 Gbit/s, pero su ancho de banda utilizable es de solo 2 Gbit/s (250 MB/s).

w Utiliza codificación PAM-4 y un bloque FLIT de 256 bytes , de los cuales 14 bytes son FEC y CRC , lo que significa que el 5,47 % de la velocidad total de datos se utiliza para la detección y corrección de errores en lugar de transportar datos. Por ejemplo, una interfaz PCIe 6.0 de enlace único tiene una velocidad de transferencia total de 64 Gbit/s, pero su ancho de banda utilizable es de solo 60,5 Gbit/s.

Portátil

Almacenamiento

a Utiliza codificación 8b/10b b Utiliza codificación 64b/66b c Utiliza codificación 128b/150b

Periférico

IMPERMEABLEaFísica

PHY to XPDR

Dynamic random-access memory

The table below shows values for PC memory module types. These modules usually combine multiple chips on one circuit board. SIMM modules connect to the computer via an 8-bit- or 32-bit-wide interface. RIMM modules used by RDRAM are 16-bit- or 32-bit-wide.[49] DIMM modules connect to the computer via a 64-bit-wide interface. Some other computer architectures use different modules with a different bus width.

In a single-channel configuration, only one module at a time can transfer information to the CPU. In multi-channel configurations, multiple modules can transfer information to the CPU at the same time, in parallel. FPM, EDO, SDR, and RDRAM memory was not commonly installed in a dual-channel configuration. DDR and DDR2 memory is usually installed in single- or dual-channel configuration. DDR3 memory is installed in single-, dual-, tri-, and quad-channel configurations. Bit rates of multi-channel configurations are the product of the module bit-rate (given below) and the number of channels.

a The clock rate at which DRAM memory cells operate. The memory latency is largely determined by this rate. Note that until the introduction of DDR4 the internal clock rate saw relatively slow progress. DDR/DDR2/DDR3 memory uses 2n/4n/8n (respectively) prefetch buffer to provide higher throughput, while the internal memory speed remains similar to that of the previous generation.

b The memory speed or clock rate advertised by manufactures and suppliers usually refers to this rate (with 1 GT/s = 1 GHz). Note that modern types of memory use DDR bus with two transfers per clock.

Graphics processing units' RAM

RAM memory modules are also utilised by graphics processing units; however, memory modules for those differ somewhat from standard computer memory, particularly with lower power requirements, and are specialised to serve GPUs: for example, GDDR3 was fundamentally based on DDR2. Every graphics memory chip is directly connected to the GPU (point-to-point). The total GPU memory bus width varies with the number of memory chips and the number of lanes per chip. For example, GDDR5 specifies either 16 or 32 lanes per device (chip), while GDDR5X specifies 64 lanes per chip. Over the years, bus widths rose from 64-bit to 512-bit and beyond: e.g. HBM is 1024 bits wide.[50] Because of this variability, graphics memory speeds are sometimes compared per pin. For direct comparison to the values for 64-bit modules shown above, video RAM is compared here in 64-lane lots, corresponding to two chips for those devices with 32-bit widths. In 2012, high-end GPUs used 8 or even 12 chips with 32 lanes each, for a total memory bus width of 256 or 384 bits. Combined with a transfer rate per pin of 5 GT/s or more, such cards could reach 240 GB/s or more.

RAM frequencies used for a given chip technology vary greatly. Where single values are given below, they are examples from high-end cards.[51] Since many cards have more than one pair of chips, the total bandwidth is correspondingly higher. For example, high-end cards often have eight chips, each 32 bits wide, so the total bandwidth for such cards is four times the value given below.

Digital audio

Digital video interconnects

Data rates given are from the video source (e.g., video card) to receiving device (e.g., monitor) only. Out of band and reverse signaling channels are not included.

a Uses 8b/10b encoding (20% coding overhead) b Uses 16b/18b encoding (11% overhead) c Uses 128b/132b encoding (3% overhead)

See also

Notes

  1. ^ Morse can transport 26 alphabetic, 10 numeric and one interword gap plaintext symbols. Transmitting 37 different symbols requires 5.21 bits of information (25.21 = 37). A skilled operator encoding the benchmark "PARIS" plus an interword gap (equal to 31.26 bits) at 40 wpm is operating at an equivalence of 20.84 bit/s.
  2. ^ WPM, or words per minute, is the number of times the word "PARIS" is transferred per minute. Strictly speaking the code is quinary, accounting inter-element, inter-letter, and inter-word gaps, yielding 50 binary elements (bits) per one word. Counting characters, including inter-word gaps, gives six characters per word or 240 characters per minute, and finally four characters per second.
  3. ^ a b c d e f g h i j All modems are wrongly assumed to be in serial operation with 1 start bit, 8 data bits, no parity, and 1 stop bit (2 stop bits for 110-baud modems). Therefore, currently modems are wrongly calculated with transmission of 10 bits per 8-bit byte (11 bits for 110-baud modems). Although the serial port is nearly always used to connect a modem and has equivalent data rates, the protocols, modulations and error correction differ completely.
  4. ^ a b c 56K modems: V.90 and V.92 have just 5% overhead for the protocol signalling. The maximum capacity can only be achieved when the upstream (service provider) end of the connection is digital, i.e. a DS0 channel.
  5. ^ Effective aggregate bandwidth for an ISDN installation is typically higher than the rates shown for a single channel due to the use of multiple channels. A basic rate interface (BRI) provides two "B" channels and one "D" channel. Each B channel provides 64 kbit/s bandwidth and the "D" channel carries signaling (call setup) information. B channels can be bonded to provide a 128 kbit/s data rate. Primary rate interfaces (PRI) vary depending on whether the region uses E1 (Europe, world) or T1 (North America) bearers. In E1 regions, the PRI carries 30 B-channels and one D-channel; in T1 regions the PRI carries 23 B-channels and one D-channel. The D-channel has different bandwidth on the two interfaces.
  6. ^ Most operators only support up to 9600 bit/s
  7. ^ SDSL is available in various speeds.
  8. ^ ADSL connections will vary in throughput from 64 kbit/s to several Mbit/s depending on configuration. Most are commonly below 2 Mbit/s. Some ADSL and SDSL connections have a higher digital bandwidth than T1 but their rate is not guaranteed, and will drop when the system gets overloaded, whereas the T1 type connections are usually guaranteed and have no contention ratios.
  9. ^ ons exist where all the downstream traffic is handled by satellite and the upstream traffic by land-based connections such as 56K modems and ISDN.
  10. ^ FireWire natively supports TCP/IP, and is often used at an alternative to Ethernet when connecting 2 nodes.[21]
  11. ^ Data rate comparison between FW and Giganet shows that FW's lower overhead has nearly the same throughput as Giganet.[22]
  12. ^ a b c d Note that PCI Express 1.0/2.0 lanes use an 8b/10b encoding scheme.
  13. ^ a b c PCIe 2.0 effectively doubles the bus standard's bandwidth from 2.5 GT/s to 5 GT/s
  14. ^ a b c d e f PCIe 3.0 increases the bandwidth from 5 GT/s to 8 GT/s and switches to 128b-130b encoding
  15. ^ SCSI-1, SCSI-2 and SCSI-3 are signaling protocols and do not explicitly refer to a specific rate. Narrow SCSI exists using SCSI-1 and SCSI-2. Higher rates use SCSI-2 or later.
  16. ^ Minimum overhead is 38 byte L1/L2, 14 byte AoE per 1024 byte user data
  17. ^ Minimum overhead is 38 byte L1/L2, 20 byte IP, 20 byte TCP per 1460 byte user data
  18. ^ a b c d e f Fibre Channel 1GFC, 2GFC, 4GFC use an 8b/10b encoding scheme. Fibre Channel 10GFC, which uses a 64B/66B encoding scheme, is not compatible with 1GFC, 2GFC and 4GFC, and is used only to interconnect switches.
  19. ^ a b Minimum overhead is 38 byte L1/L2, 14 byte AoE per 8192 byte user data
  20. ^ a b c Minimum overhead is 38 byte L1/L2, 20 byte IP, 20 byte TCP per 8960 byte user data
  21. ^ a b c d e f SATA and SAS use an 8b/10b encoding scheme.
  22. ^ a b minimum overhead is 38 byte L1/L2, 36 byte FC per 2048 byte user data
  23. ^ Proprietary serial version of IEEE-488 by Commodore International

References

  1. ^ NIST-Enhanced-WWVB-Broadcast-Format-sept-2012-Radio-Station-staff, By John Lowe, September 2012, nist.gov
  2. ^ http://tf.nist.gov/timefreq/general/pdf/2422.pdf Archived version
  3. ^ TTY uses a Baudot code, not ASCII. This uses 5 bits per character instead of 8, plus one start and approx. 1.5 stop bits (7.5 total bits per character sent).
  4. ^ "ITU-T Recommendation database".
  5. ^ "A Brief History of Captioned Television". www.ncicap.org. Archived from the original on 19 July 2011.
  6. ^ "Human Speech May Have a Universal Transmission Rate: 39 Bits Per Second". science.org. 2019-09-04. Retrieved 2022-06-24.
  7. ^ a b Modem Types and Timeline, Daxal Communications, 2003-12-16, archived from the original on 2008-10-08, retrieved 2009-04-16
  8. ^ a b c d e f g "ITU-T Recommendations: V Series: Data communication over the telephone network". ITU.
  9. ^ Massey, David (2006-07-04), "Timeline of Telecommunications", Telephone Tribute, retrieved 2009-04-16
  10. ^ Adam.com.au
  11. ^ "Recommendation G.991.1 (10/98)". ITU.
  12. ^ a b DOCSIS 1.0 Archived 2006-06-13 at the Wayback Machine includes technology which first became available around 1995–1996, and has since become very widely deployed. DOCSIS 1.1 Archived 2006-06-13 at the Wayback Machine introduces some security improvements and quality of service (QoS).
  13. ^ a b DOCSIS 2.0 Archived 2009-09-04 at the Wayback Machine specifications provide increased upstream throughput for symmetric services.
  14. ^ "G.983.2". ITU.
  15. ^ a b DOCSIS 3.0 Archived 2006-06-19 at the Wayback Machine includes support for channel bonding and IPv6.
  16. ^ "G.984.4 : Gigabit-capable passive optical networks (G-PON)". ITU.
  17. ^ DOCSIS 3.1 Archived 2015-03-13 at the Wayback Machine is currently in development by the Cablelabs Consortium
  18. ^ "G.987 : 10-Gigabit-capable passive optical network (XG-PON) systems". ITU.
  19. ^ "G.989 : 40-Gigabit-capable passive optical networks (NG-PON2)". ITU.
  20. ^ a b "MoCA 1.1 improves throughput" over coaxial cable to 175 Mbits/s versus the 100 Mbits/s provided by the MoCA 1.0 specification.
  21. ^ Tweaktown.com
  22. ^ Unibrain.com Archived 2008-02-07 at the Wayback Machine
  23. ^ a b c d e f g h i j k l m InfiniBand SDR, DDR and QDR use an 8b/10b encoding scheme.
  24. ^ a b c d e f g h i j k l m n o p q r s t u v w x y z aa ab InfiniBand FDR-10, FDR and EDR use a 64b/66b encoding scheme.
  25. ^ a b c d Lee, Bill. "Chair of marketing working group". IBTA Blog. IBTA. Archived from the original on 2018-06-25. Retrieved 25 June 2018.
  26. ^ Mac History
  27. ^ VAW: Apple IIgs Specs Archived 2011-01-10 at the Wayback Machine
  28. ^ "After 35 years of I2C, I3C Improves Capability and Performance | Sensors and MEMS". eecatalog.com. Retrieved 2019-06-26.
  29. ^ The Zorro II bus use 4 clocks per 16-Bit of data transferred. See the Zorro III technical specification Archived 2012-07-16 at the Wayback Machine for more information.
  30. ^ Japan wikipedia article, Bus used in early NEC PC-9800 series and compatible systems
  31. ^ STD 32 Bus Specification and Designer's Guide
  32. ^ Japan wikipedia article, Bus used in later NEC PC-9800 series and compatible systems
  33. ^ RISC System/6000 POWERstation/POWERserver 580
  34. ^ Local Area Networks Newsletter by Paul Polishuk, September 1992, Page 7 (APbus used in Sony NeWS and NEC UP4800 workstations and NEC EWS4800 servers after VMEbus and before switch to PCI)
  35. ^ Japan wikipedia article, Bus used in NEC PC-9821 series
  36. ^ Dave Haynie, designer of the Zorro III bus, claims in this posting that the theoretical max of the Zorro III bus can be derived by the timing information given in chapter 5 of the Zorro III technical specification Archived 2012-07-16 at the Wayback Machine.
  37. ^ Dave Haynie, designer of the Zorro III bus, states in this posting that Zorro III is an asynchronous bus and therefore does not have a classical MHz rating. A maximum theoretical MHz value may be derived by examining timing constraints detailed in the Zorro III technical specification Archived 2012-07-16 at the Wayback Machine, which should yield about 37.5 MHz. No existing implementation performs to this level.
  38. ^ Dave Haynie, designer of the Zorro III bus, claims in this posting that Zorro III has a max burst rate of 150 MB/s.
  39. ^ Born, Eric (8 June 2017). "PCIe 4.0 specification finally out with 16 GT/s on tap". Tech Report. Retrieved 21 February 2018.
  40. ^ Smith, Ryan. "PCI-SIG Finalizes PCIe 5.0 Specification: x16 Slots to Reach 64GB/sec". www.anandtech.com. Retrieved 2019-06-26.
  41. ^ "PCI Express 6.0 Specification Finalized: X16 Slots to Reach 128GBps".
  42. ^ Intel LPC Interface Specification 1.1
  43. ^ "CCOM - Diskettenlaufwerke und Festplatten".
  44. ^ a b c FireWire (IEEE 1394b) uses an 8b/10b encoding scheme.
  45. ^ Dent, Steve (26 July 2017). "USB 3.2 doubles your connection speeds with the same port". Engadget. Retrieved 26 July 2017.
  46. ^ "VITA - Online store product". www.vita.com. Retrieved 2022-03-23.
  47. ^ Shilov, Anton. "USB4 Specification Announced: Adopting Thunderbolt 3 Protocol for 40 Gbps USB". www.anandtech.com. Retrieved 2019-06-26.
  48. ^ "USB Promoter Group Announces USB4® Version 2.0". www.businesswire.com (Press release). September 2022. Retrieved 2022-09-01.
  49. ^ "RDRAM Memory Architecture".
  50. ^ Comparison of AMD graphics processing units
  51. ^ Comparison of Nvidia graphics processing units
  52. ^ "GRAPHICS DOUBLE DATA RATE (GDDR5) SGRAM STANDARD JESD212C". JEDEC. 2016-02-01. Retrieved 2016-08-10.
  53. ^ "GRAPHICS DOUBLE DATA RATE (GDDR5X) SGRAM STANDARD JESD232". JEDEC. 2015-11-01. Retrieved 2016-08-10.
  54. ^ "Doubling I/O Performance with PAM4 - Micron Innovates GDDR6X to Accelerate Graphics Memory". Micron. Retrieved 11 September 2020.
  55. ^ a b Shilov, Anton (20 January 2016). "JEDEC Publishes HBM2 Specification". Anandtech. Retrieved 16 May 2017.
  56. ^ a b c Harding, Scharon (15 April 2021). "What Are HBM, HBM2 and HBM2E? A Basic Definition". Tom's Hardware. Retrieved 4 May 2022.
  57. ^ a b Prickett Morgan, Timothy (6 April 2022). "The HBM3 roadmap is just getting started". TheNextPlatform. Retrieved 4 May 2022.
  58. ^ High Definition Audio Specification, Revision 1.0a, 2010
  59. ^ Videsignline.com, Panel display interfaces and bandwidth: From TTL, LVDS, TDMS to DisplayPort
  60. ^ "HDMI 1.3. What you need to know.htm". Octavainc.com. Archived from the original on 2008-12-05. Retrieved 2008-10-20.
  61. ^ a b c Displayport Technical Overview Archived 2011-07-26 at the Wayback Machine, May 2010
  62. ^ "HDMI.org". Archived from the original on 2018-02-22. Retrieved 2008-10-20.
  63. ^ "HDMI.org". Archived from the original on 2019-01-05. Retrieved 2013-11-07.
  64. ^ "HDMI.org". Archived from the original on 2017-01-06. Retrieved 2017-01-10.
  65. ^ "VESA Releases DisplayPort 2.1 Specification". 17 October 2022. Archived from the original on 2022-11-23. Retrieved 2023-01-19.
  • Interconnection Speeds Compared
  • LTE Categories 1
  • LTE Categories 2
  • Need for Speed: Theoretical Bandwidth Comparison – A graph illustrating digital bandwidths. Digital Silence, 2004 (archived).
Retrieved from "https://en.wikipedia.org/w/index.php?title=List_of_interface_bit_rates&oldid=1246871176"