víbora Ling

En electrónica , un sumador Ling es un sumador binario particularmente rápido diseñado utilizando las ecuaciones de H. Ling. Samuel Naffziger de Hewlett-Packard presentó un innovador sumador de 64 bits en CMOS de 0,5 μm basado en las ecuaciones de Ling en la ISSCC de 1996. El retardo del sumador de Naffziger era inferior a 1 nanosegundo , o 7 FO4 . ^[¹^]

Ecuaciones

Ling adder, arquitectura Skllansky, base 2, 4 bits

En Borland Turbo Basic 1.1 :

'--- Paso 0 ------------ Advertencia --------------------------------------- P00 = A0 O B0 '1dt, Inicial solamente CLA y Ling se propagan (no en PPA) G00 = A0 Y B0 '1dt, CLA inicial y Ling y PPA Generar D00 = A0 XOR B0 '1dt, Solo Ling Genera la mitad inicial del bit (P0 en PPA) P10 = A1 O B1 '1dt G10 = A1 Y B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 O B2 '1dt G20 = A2 Y B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 O B3 '1dt G30 = A3 Y B3 '1dt D30 = A3 XOR B3 '1dt '--- Paso 1, Propagar y Generar Ling ------ LG01 = G00 '1dt LG11 = G10 O G00 '2dt LP11 = P10 '1dt, arquitectura Sklansky LG21 = G20 '1dt, arquitectura Sklansky LP21 = P20 Y P10 '2dt LG31 = G30 O G20 '2dt '--- Paso 2, Ling PseudoCarry (H) --------------------------- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 O (LP11 Y LG11) '4dt TTL, arquitectura de Sklansky ' 1dt 1dt 2dt H3 = LG31 O (LP21 Y LG11) '4dt TTL ' 2dt 2dt 2dt '--- Suma ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 Y 1-H0) O ((D10 XOR P00) Y H0) '4dt TTL S2 = (D20 Y 1-H1) O ((D20 XOR P10) Y H1) '5dt TTL S3 = (D30 Y 1-H2) O ((D30 XOR P20) Y H2) '7dt TTL S4 = (( P30) Y H3) '5dt TTL, S4=C4=Cout ^{[ 2 ]}

Sudadera Ling, arquitectura Kogge-Stone, base 2, 4 bits

'--- Paso 0 ------------ Advertencia --------------------------------------- P00 = A0 O B0 '1dt, Inicial solamente CLA y Ling se propagan (no en PPA) G00 = A0 Y B0 '1dt, CLA inicial y Ling y PPA Generar D00 = A0 XOR B0 '1dt, Solo Ling Genera la mitad inicial del bit (P0 en PPA) P10 = A1 O B1 '1dt G10 = A1 Y B1 '1dt D10 = A1 XOR B1 '1dt P20 = A2 O B2 '1dt G20 = A2 Y B2 '1dt D20 = A2 XOR B2 '1dt P30 = A3 O B3 '1dt G30 = A3 Y B3 '1dt D30 = A3 XOR B3 '1dt '--- Paso 1 ---------------------------- LG01 = G00 '1dt, Ling Generate LP11 = P10 Y P00 '2dt, Ling Propagación, arquitectura Kogge-Stone LG11 = G10 O G00 '2dt LP21 = P20 Y P10 '2dt LG21 = G20 o G10 '2dt, arquitectura Kogge-Stone LG31 = G30 O G20 '2dt '--- Paso 2, Ling PseudoCarry ---- H0 = LG01 '1dt H1 = LG11 '2dt H2 = LG21 O (LP11 Y LG01) '4dt TTL, arquitectura Kogge-Stone ' 2dt 2dt 1dt H3 = LG31 O (LP21 Y LG11) '4dt TTL ' 2dt 2dt 2dt '--- Suma ----------------------------------------- S0 = (D00 ) '1dt S1 = (D10 Y 1-H0) O ((D10 XOR P00) Y H0) '4dt TTL S2 = (D20 Y 1-H1) O ((D20 XOR P10) Y H1) '5dt TTL S3 = (D30 Y 1-H2) O ((D30 XOR P20) Y H2) '7dt TTL S4 = (( P30) Y H3) '5dt TTL, S4=C4=Cout ^{[ 3 ]}

Referencias

↑ Naffziger, S. (8–10 de febrero de 1996). "Diseño de un sumador de 64 bits de 0,5 µm con tiempo de ejecución inferior al nanosegundo" (PDF) . Resumen de ponencias técnicas, Conferencia Internacional de Circuitos de Estado Sólido IEEE de 1996. San Francisco. págs. 362–363 . Archivado del original (PDF) el 10 de abril de 2006.
↑ "Ling Adder, arquitectura Sklansky, binario, Radix-2, 4 bits" (TXT) . andserkul.narod.ru .
↑ "Ling Sumador, arquitectura Kogge-Stone, binario, base 2, 4 bits" (TXT) . andserkul.narod.ru .

Enlaces externos

H. Ling, " Sumador paralelo binario de alta velocidad ", IEEE Transactions on Electronic Computers, EC-15, págs. 799-809, octubre de 1966.
H. Ling, " Sumador binario de alta velocidad ", IBM J. Res. Dev., vol. 25, págs. 156-166, 1981.
RW Doran, " Variantes de un sumador con anticipación de acarreo mejorado ", IEEE Transactions on Computers, vol. 37, n.° 9, septiembre de 1988.
NT Quach, MJ Flynn, " Suma de alta velocidad en CMOS ", IEEE Transactions on Computers, Vol. 41, No. 12, diciembre de 1992.
S. Naffziger, " Suma de alta velocidad mediante ecuaciones de Ling y lógica CMOS dinámica ", Patente estadounidense n.° 5,719,803, emitida el 17 de febrero de 1998.
G. Dimitrakopoulos, D. Nikolos, " Sumadores Ling VLSI de prefijo paralelo de alta velocidad ", IEEE Transactions on Computers, vol. 54, n.º 2, febrero de 2005.

[1] Naffziger, S. (8–10 de febrero de 1996). "Diseño de un sumador de 64 bits de 0,5 µm con tiempo de ejecución inferior al nanosegundo" (PDF) . Resumen de ponencias técnicas, Conferencia Internacional de Circuitos de Estado Sólido IEEE de 1996. San Francisco. págs. 362–363 . Archivado del original (PDF) el 10 de abril de 2006.

[ling-2] "Ling Adder, arquitectura Sklansky, binario, Radix-2, 4 bits" (TXT) . andserkul.narod.ru .

[3] "Ling Sumador, arquitectura Kogge-Stone, binario, base 2, 4 bits" (TXT) . andserkul.narod.ru .

[

[ 2 ]

[ 3 ]