Ley de hierro del rendimiento del procesador

En arquitectura de computadoras , la ley de hierro del rendimiento del procesador (o simplemente ley de hierro del rendimiento) describe la relación de compromiso entre la complejidad y el número de instrucciones primitivas que los procesadores utilizan para realizar cálculos. ^{[ 1 ]} Esta formulación de la relación de compromiso impulsó el desarrollo de las computadoras con conjunto reducido de instrucciones (RISC), cuyas arquitecturas de conjunto de instrucciones (ISA) aprovechan un conjunto más pequeño de instrucciones básicas para mejorar el rendimiento. El término fue acuñado por Douglas Clark ^{[ 2 ]} basándose en la investigación realizada por Clark y Joel Emer en la década de 1980. ^{[ 3 ]}

El rendimiento de un procesador es el tiempo que tarda en ejecutar un programa:${\displaystyle \mathrm {\tfrac {Tiempo}{Programa}} }$. Esto se puede desglosar aún más en tres factores: ^{[ 4 ]}

$${\displaystyle \mathrm {{\frac {Instrucciones}{Programa}}\times {\frac {Ciclos de reloj}{Instrucción}}\times {\frac {Tiempo}{Ciclos de reloj}}} }$$La selección de una arquitectura de conjunto de instrucciones afecta${\displaystyle \mathrm {{\tfrac {Instrucciones}{Programa}}\times {\tfrac {Ciclos de reloj}{Instrucción}}} }$, mientras${\displaystyle \mathrm {\tfrac {Tiempo}{Ciclos de reloj}} }$Está determinado en gran medida por la tecnología de fabricación. Las arquitecturas de conjunto de instrucciones clásicas complejas (CISC) están optimizadas.${\displaystyle \mathrm {\tfrac {Instrucciones}{Programa}} }$al proporcionar un conjunto más amplio de instrucciones de CPU más complejas . Sin embargo, en términos generales, las instrucciones complejas aumentan el número de ciclos de reloj por instrucción.${\displaystyle \mathrm {\tfrac {Ciclos de reloj}{Instrucción}} }$porque deben decodificarse en un microcódigo más simple que realmente ejecuta el hardware. Después de convertir el binario X86 al microcódigo utilizado internamente, el número total de operaciones es cercano al que se produce para una ISA RISC comparable. ^{[ 5 ]} La ley de hierro del rendimiento del procesador hace explícita esta compensación e impulsa la optimización de${\displaystyle \mathrm {\tfrac {Tiempo}{Programa}} }$como un todo, no solo un componente individual.

Si bien se atribuye a la ley de hierro el desarrollo de las arquitecturas RISC, esto no implica que una ISA más simple sea siempre más rápida. Si así fuera, la ISA más rápida consistiría en lógica binaria simple. Una sola instrucción CISC puede ser más rápida que el conjunto equivalente de instrucciones RISC cuando permite realizar múltiples microoperaciones en un solo ciclo de reloj. Sin embargo, en la práctica, la regularidad de las instrucciones RISC permitió una implementación segmentada donde el tiempo total de ejecución de una instrucción era (típicamente) de aproximadamente 5 ciclos de reloj, pero cada instrucción seguía a la anterior aproximadamente 1 ciclo de reloj después. Los procesadores CISC también pueden lograr un mayor rendimiento utilizando técnicas de optimización en tiempo de ejecución, como extensiones modulares, lógica predictiva, instrucciones comprimidas y fusión de macrooperaciones. ^{[ 6 ] [ 5 ] [ 7 ]}

• Computadora con conjunto de instrucciones reducido
• Pipeline RISC clásico