Pruebas de obleas

Las pruebas de obleas son un paso que se realiza durante la fabricación de dispositivos semiconductores después del final de la línea de producción (BEOL) y antes del empaquetado del circuito integrado .

Generalmente se realizan dos tipos de pruebas. Se llevan a cabo pruebas paramétricas de oblea (WPT) muy básicas en algunos puntos de cada oblea para asegurar que el proceso de fabricación se haya realizado correctamente. Se proporcionan estructuras de prueba discretas para las WPT con el fin de probar parámetros como el voltaje umbral o la ganancia del transistor, la resistencia de interconexión, la capacitancia, los diodos, etc. Se obtiene información considerable sobre el rendimiento del dispositivo a partir de las WPT utilizando estructuras que normalmente se proporcionan en las líneas de corte. ^{[ 1 ] [ 2 ] [ 3 ]}

Tras la prueba de la oblea (WPT), todos los circuitos integrados individuales de la oblea se someten a exhaustivas pruebas funcionales (WFT) (también llamadas clasificación de chips) mediante la aplicación de patrones de prueba especiales . Los equipos utilizados para las pruebas WFT suelen ser bastante caros (véase Teradyne como ejemplo de un sistema de prueba de semiconductores). El rendimiento de las pruebas WFT se considera la prueba clave para determinar el resultado económico de todo el proceso de fabricación.

Tanto la prueba WPT como la WFT se realizan utilizando un manipulador de obleas llamado sonda de obleas . La sonda de obleas pone en contacto eléctrico con la oblea (montada al vacío en un soporte). La prueba WPT y la WFT utilizan diferentes tarjetas de sondas ; la tarjeta WFT contacta con las almohadillas de conexión del chip. Después de cada prueba, la sonda traslada la oblea a la siguiente ubicación de prueba. La sonda de obleas se encarga de cargar y descargar las obleas de su portador (o casete) y está equipada con un sistema óptico de reconocimiento automático de patrones capaz de alinear la oblea con la precisión suficiente para garantizar un registro exacto entre las almohadillas de contacto de la oblea y las puntas de las sondas.

Cuando todos los patrones de prueba son satisfactorios para un chip específico, su posición se recuerda para su uso posterior durante el empaquetado del circuito integrado . Históricamente, los circuitos que no superaban las pruebas se marcaban con un pequeño punto de tinta en el centro del chip; hoy en día, esta información se almacena en un archivo llamado mapa de oblea. Este mapa de oblea se envía al proceso de fijación del chip , que selecciona únicamente los chips en buen estado. Cuando se utilizaban puntos de tinta, los sistemas de visión de los equipos de manipulación de chips posteriores reconocían el punto de tinta. Para los paquetes multichip actuales, como el paquete apilado a escala de chip (SCSP) o el sistema en paquete (SiP), el desarrollo de sondas sin contacto (RF) para la identificación de chips probados conocidos (KTD) y chips en buen estado conocidos (KGD) es fundamental para aumentar el rendimiento general del sistema.

En algunos casos específicos, un chip que supera algunas pruebas, pero no todas, aún puede utilizarse como producto con funcionalidad limitada. El ejemplo más común es un chip de memoria en el que solo una parte funciona. En este caso, el chip a veces puede venderse como un componente de menor costo con una capacidad de memoria reducida. En otros casos específicos, un chip defectuoso puede repararse (por ejemplo, mediante reparación láser) utilizando circuitos de repuesto redundantes.

Tras el encapsulado del circuito integrado, este se somete a una nueva prueba durante la fase de pruebas del circuito integrado , generalmente con las mismas pruebas y el mismo equipo que se utilizaron para la prueba de oblea (WFT). Por este motivo, podría pensarse que la WFT es un paso innecesario y redundante. Sin embargo, esto no suele ser así, ya que la eliminación de los chips defectuosos ahorra el considerable coste del encapsulado de dispositivos con fallos. No obstante, cuando el rendimiento de la WFT es tan alto que la prueba de obleas resulta más costosa que el encapsulado de los dispositivos defectuosos, se puede omitir por completo la prueba de obleas y realizar el ensamblaje a ciegas de los chips.

• Caracterización de enlaces
• Pruebas de obleas sin contacto

• Fundamentos de las pruebas digitales de semiconductores (Versión 4.0) por Guy A. Perry (Encuadernación en espiral – 1 de marzo de 2003) ISBN 978-0965879705
• Principios de las pruebas de redes de semiconductores (Pruebas y mediciones) (Tapa dura) por Amir Afshar, 1995 ISBN 978-0-7506-9472-8
• Pruebas de circuitos VLSI con limitaciones de potencia. Guía del estándar de prueba IEEE 1149.4 (Frontiers in Electronic Testing) por Nicola Nicolici y Bashir M. Al-Hashimi (Edición Kindle – 28 de febrero de 2003) ISBN 978-0-306-48731-6
• Memorias semiconductoras: tecnología, pruebas y fiabilidad, por Ashok K. Sharma (Tapa dura – 9 de septiembre de 2002) ISBN 978-0780310001