IBM ROMP

El ROMP es un microprocesador de conjunto de instrucciones reducido (RISC) diseñado por IBM a finales de la década de 1970. También se le conoce como Research OPD Miniprocessor (por las dos divisiones de IBM que colaboraron en su creación, IBM Research y la Office Products Division (OPD) ⁾ y 032. ^{[ 1} ] El ROMP se desarrolló originalmente para equipos de oficina y computadoras pequeñas, ^{[ 2 ]} concebido como sucesor del microprocesador IBM OPD Mini Processor de mediados de la década de 1970 , que se utilizó en el sistema de procesamiento de textos IBM Office System/6 . Los primeros ejemplares estuvieron disponibles en 1981, y se utilizó comercialmente por primera vez en el IBM RT PC anunciado en enero de 1986. Durante un tiempo, se planeó que el RT PC fuera una computadora personal , con el ROMP reemplazando al Intel 8088 que se encontraba en la IBM Personal Computer . Sin embargo, el RT PC se reposicionó posteriormente como una estación de trabajo para ingeniería y ciencia . Una versión CMOS posterior de la ROMP se utilizó por primera vez en la placa coprocesadora del sistema académico IBM 6152, presentado en 1988, y más tarde apareció en algunos modelos del RT PC.

El trabajo arquitectónico del ROMP comenzó a finales de la primavera de 1977, como un proyecto derivado del procesador RISC 801 de IBM Research (de ahí la palabra "Research" en el acrónimo). La mayoría de los cambios arquitectónicos se realizaron para reducir costos, como la adición de instrucciones de 16 bits para optimizar el uso de bytes. El ROMP original tenía una arquitectura de 24 bits, pero el conjunto de instrucciones se modificó a 32 bits unos años después de iniciado su desarrollo. ^{[ 3 ]}

Los primeros chips estuvieron listos a principios de 1981, lo que convirtió a ROMP en el primer RISC industrial. El procesador se presentó en la Conferencia Internacional de Circuitos de Estado Sólido en 1984 ^{[ 4 ].} ROMP apareció por primera vez en un producto comercial como procesador para la estación de trabajo IBM RT PC , que se presentó en 1986. Para proporcionar ejemplos para la producción de RT PC, la producción en volumen de ROMP y su MMU comenzó en 1985. ^{[ 4 ]} El retraso entre la finalización del diseño de ROMP y la introducción de la RT PC fue causado por planes de software demasiado ambiciosos para la RT PC y su sistema operativo (SO). Este SO virtualizaba el hardware y podía alojar múltiples otros sistemas operativos. Esta tecnología, llamada virtualización , aunque común en los sistemas mainframe , solo comenzó a ganar terreno en sistemas más pequeños en el siglo XXI. Una versión CMOS mejorada de ROMP se utilizó por primera vez en la estación de trabajo IBM 6152 Academic System , y más tarde en algunos modelos de la RT PC.

IBM Research utilizó el ROMP en su Research Parallel Processor Prototype (RP3), un multiprocesador experimental de memoria compartida escalable que admitía hasta 512 procesadores y que se detalló por primera vez en 1985; y la versión CMOS en su ACE, un multiprocesador NUMA experimental que estuvo operativo en 1988. ^{[ 5 ]}

La arquitectura del ROMP se basaba en la versión original del minicomputador IBM Research 801. Las principales diferencias eran un tamaño de palabra mayor (32 bits en lugar de 24) y la inclusión de memoria virtual . ^{[ 6 ]} La arquitectura admitía enteros de 8, 16 y 32 bits, direccionamiento de 32 bits y un espacio de direcciones virtuales de 40 bits . Tenía un registro de puntero de instrucciones y dieciséis registros de propósito general de 32 bits . El microprocesador se controlaba mediante 118 instrucciones simples de 16 y 32 bits. ^{[ 7 ]}

La memoria virtual de la ROMP tiene un espacio de direcciones segmentado de 40 bits (1  TB) que consta de 4096  segmentos de 256 MB. La dirección virtual de 40 bits se forma en la MMU concatenando un identificador de segmento de 12 bits con los 28 bits de orden inferior de una dirección virtual de 32 bits calculada por la ROMP. El identificador de segmento se obtiene de un conjunto de 16 identificadores de segmento almacenados en la MMU, direccionados por los cuatro bits de orden superior de la dirección virtual de 32 bits calculada por la ROMP. ^{[ 8 ]}

El ROMP es un procesador escalar con una arquitectura de tres etapas. ^{[ 7 ]} En la primera etapa, si hay instrucciones en el búfer de precarga de instrucciones de 16 bytes, se busca una instrucción, se decodifica y se leen los operandos del archivo de registros de propósito general. El búfer de precarga de instrucciones lee una palabra de 32 bits de la memoria cuando el ROMP no está accediendo a ella. ^{[ 7 ]} Las instrucciones se ejecutan en la segunda etapa y se vuelven a escribir en el archivo de registros de propósito general en la tercera etapa. El ROMP utiliza una red de derivación y programa adecuadamente las lecturas y escrituras del archivo de registros para admitir la ejecución consecutiva de instrucciones dependientes. ^{[ 7 ]} La mayoría de las instrucciones de registro a registro se ejecutaban en un ciclo; de las 118 instrucciones, 84 tenían una latencia de un solo ciclo. ^{[ 9 ]} El ROMP tenía un circuito integrado complementario desarrollado por IBM que fue denominado Rosetta durante su desarrollo. ^{[ 10 ]} Rosetta era una unidad de gestión de memoria (MMU) y proporcionaba a la ROMP instalaciones de traducción de direcciones, un búfer de traducción anticipada y un búfer de almacenamiento. ^{[ 7 ]}

El ROMP y Rosetta se implementaron originalmente en una tecnología NMOS de puerta de silicio  de 2 μm de IBM con dos niveles de interconexión metálica. ^{[ 11 ] [ 4 ]} El ROMP consta de 45 000 transistores y tiene un tamaño de 7,65 × 7,65 mm (58,52 mm ² ), mientras que Rosetta consta de 61 500 transistores y tiene un tamaño de 9,02 × 9,02 mm (81,36 mm ^{2 ). Ambos están empaquetados en} matrices de rejilla de pines cerámicos de 135 pines . ^{[ 4 ]} Posteriormente se desarrolló una versión CMOS del ROMP y Rosetta (llamada ROMP-C y Rosetta-C).         

• Arquitectura del procesador ROMP y la unidad de gestión de memoria del IBM RT PC