FR-V (microprocesador)

El Fujitsu FR-V (Fujitsu RISC - VLIW ) es un procesador capaz de procesar simultáneamente instrucciones de palabra de instrucción muy larga (VLIW) e instrucciones de procesador vectorial , lo que aumenta el rendimiento con computación altamente paralela, a la vez que mejora el rendimiento por vatio y la eficiencia del hardware . Esta familia se presentó en 1999. ^{[ 1 ]} Su diseño estuvo influenciado por los modelos VPP500/5000 de la línea de supercomputadoras de procesador vectorial Fujitsu VP / 2000 . ^{[ 2 ]}

Con un conjunto de instrucciones de 1 a 8 vías de palabra de instrucción muy larga (VLIW, instrucciones múltiples, datos múltiples (MIMD), hasta 256 bits), utiliza además un núcleo de procesador vectorial de 4 vías de instrucción única, datos múltiples (SIMD). Un conjunto de instrucciones RISC de 32 bits en el núcleo superescalar se combina con la mayoría de las variantes que integran un procesador multimedia dual de 16 bits también en arquitectura VLIW y vectorial. Cada núcleo de procesador está superpipelineado, así como superescalar de 4 unidades .

Un circuito integrado típico integra un sistema en un chip y multiplica la velocidad mediante la integración de múltiples núcleos . Gracias a su bajo consumo energético, es una solución incluso para aplicaciones alimentadas por batería.

La familia comenzó con el FR-500, incluye los procesadores de arquitectura FR-300, FR-400, FR-450, FR-550 y FR1000 de 32 bits , pueden ejecutar Linux , RTLinux , VxWorks , eCos o ITRON y también es compatible con el entorno de desarrollo integrado Softune y la colección de compiladores GNU ^{[ 3 ] [ 4 ]} o GNUPro.

Se utiliza frecuentemente para el procesamiento de imágenes o vídeo , y la mayoría de las variantes incluyen un procesador multimedia dual de 16 bits . ^{[ 5 ]}

El FR1000 presentado en 2005 utiliza un núcleo con VLIW ( MIMD ) de 8 vías y 256 bits que llena su superpipeline , así como una arquitectura superscalar de 4 unidades ( unidad aritmético-lógica (ALU) de enteros, de punto flotante y dos unidades de procesamiento multimedia), lo que aumenta aún más su rendimiento máximo de cada núcleo hasta 28 instrucciones por ciclo de reloj . Al igual que otras arquitecturas VLIW, se necesita 1 vía para cargar la siguiente instrucción de 256 bits: 7 vías utilizables. Debido al núcleo de procesador vectorial SIMD ( Single Instruction, Multiple Data ) de 4 vías utilizado , cuenta hasta 112 operaciones de datos por ciclo y núcleo. ^{[ 6 ]} Las unidades de procesador vectorial de 4 vías incluidas son una unidad aritmético-lógica de enteros de 32 bits y una unidad de punto flotante , así como un procesador multimedia de 16 bits , que puede procesar hasta el doble de operaciones en paralelo.

La unidad de coma flotante y entera incluida permite que el FR-V ejecute tareas complejas de forma totalmente independiente sin necesidad de una unidad de control ; por ejemplo, el Nikon Expeed solo necesita un controlador Fujitsu FR de baja frecuencia y bastante simple como unidad de control principal para todos los procesadores FR-V, DSP y GPU , así como para los módulos de comunicación de datos y otros módulos incluidos. Algunos procesadores tienen una unidad de gestión de memoria (MMU) integrada, lo que permite ejecutar sistemas operativos multitarea virtuales (incluidos sistemas operativos en tiempo real ) con protección de memoria por hardware .

Se utilizan para construir los procesadores de señal Milbeaut especializados en procesamiento de imágenes, ^{[ 7 ] [ 8 ]} y la versión más reciente incluye además un motor de códec de vídeo HD H.264 basado en FR-V . ^{[ 9 ] [ 10 ]}

Los motores de imagen Milbeaut están incluidos en las Leica S2 y Leica M (Typ 240) , ^{[ 11 ]} las réflex digitales Nikon (ver Nikon Expeed), algunas cámaras con montura Pentax K ^{[ 12 ]} y para el procesador Sigma True-II. ^{[ 13 ]}

• Canalización de imágenes en color
• ASIC
• SPARClite

• Manual de instrucciones de la familia FR400 (PDF) . Fujitsu. 1 de enero de 2004.
• Kevin Buettner; Alexandre Oliva; Richard Henderson (1 de marzo de 2008). La ABI FR-V FDPIC . Versión 1.0b. Red Hat, Inc. Archivado del original el 11 de febrero de 2012. Recuperado el 25 de abril de 2008 .
• Alexandre Oliva; Aldy Hernandez (10 de diciembre de 2004). La ABI de almacenamiento local de subprocesos FR-V . Versión 1.0. Red Hat, Inc. Archivado del original el 11 de febrero de 2012. Recuperado el 18 de octubre de 2008 .
• Atsuhiro Suga; Kunihiko Matsunami (julio de 2000). "Presentación del microprocesador integrado FR500" (PDF) . Micro IEEE . 20 (4): 21– 27. doi : 10.1109/40.865863 . Archivado desde el original (PDF) el 20 de julio de 2011.
• FR-V multimedia (traducido) Archivado el 28/12/2008 en Wayback Machine