Transmeta Efficieón

El procesador Efficeon (estilizado como efficēon ) es el diseño VLIW de 256 bits de segunda generación de Transmeta , lanzado en 2004, que emplea un motor de software, Code Morphing Software (CMS), para convertir el código escrito para procesadores x86 al conjunto de instrucciones nativo del chip. Al igual que su predecesor, el Transmeta Crusoe (una arquitectura VLIW de 128 bits ), Efficeon prioriza la eficiencia computacional, el bajo consumo de energía y una baja emisión térmica.

Efficeon se asemeja mucho al conjunto de características de los procesadores Intel Pentium 4 , aunque, al igual que los procesadores AMD Opteron , admite un controlador de memoria totalmente integrado , un bus de E/S HyperTransport y el bit NX , o extensión x86 sin ejecución al modo PAE . Efficeon tiene una caché de instrucciones L1 de 128 KB, una caché de datos L1 de 64 KB y una caché L2 de 1 MB. Todas las cachés están integradas en el chip. Además, el software de transformación de código (CMS) de Efficeon reserva una pequeña porción de la memoria principal (normalmente 32 MB) para su caché de traducción de instrucciones x86 traducidas dinámicamente.

Se cree que el rendimiento computacional de Efficeon es inferior al de las CPU móviles como el Intel Pentium M , aunque parece que se ha publicado poca información sobre el rendimiento relativo de estos procesadores de la competencia.

Se produjeron dos generaciones de este chip. La primera generación (TM8600 y TM8620) se fabricó utilizando un proceso TSMC de 0,13 micrómetros y se produjo a velocidades de hasta 1,2 GHz . La segunda generación (TM8800 y TM8820) se fabricó utilizando un proceso Fujitsu de 90  nm y se produjo a velocidades que van desde 1  GHz hasta 1,7  GHz. Efficeon se presentó en dos tipos de encapsulado : las versiones xx00 utilizaban una matriz de rejilla de bolas (BGA) de 783 contactos y las versiones xx20 utilizaban la BGA más pequeña de 592 contactos. Su consumo de energía es moderado (algunos consumen tan solo 3 vatios a 1  GHz y 7 vatios a 1,5  GHz), por lo que se puede refrigerar pasivamente.

Internamente, el Efficeon tiene dos unidades aritmético-lógicas , dos unidades de carga/almacenamiento/suma, dos unidades de ejecución, dos unidades de punto flotante / MMX / SSE / SSE2 , una unidad de predicción de bifurcación , una unidad de alias y una unidad de control. El núcleo VLIW puede ejecutar una instrucción VLIW de 256 bits por ciclo, que se denomina molécula, y tiene espacio para almacenar ocho instrucciones de 32 bits (denominadas átomos) por ciclo. Las actualizaciones de Code Morphing Software pueden añadir soporte para nuevas instrucciones, pero CMS requiere firmas digitales tanto de Transmeta como del proveedor y las actualizaciones no se distribuyeron bien. El soporte para bits NX está disponible a partir de la versión 6.0.4 de CMS y SSE3 se añade al TM8800 mediante CMS 6.1.1-1.

Todos los procesadores Transmeta dejaron de fabricarse en octubre de 2007.

• Elitegroup A532 (también se vendió como IRu Stilo 1715L, Fudita Smart TM1000)
• Cliente ligero HP T5710 (modelos de 1,2 GHz PY704AA, PY705AA y PY706AA) ^{[ 1 ] [ 2 ]}
• Computadora Microsoft FlexGo ^{[ 3 ]} (la primera generación usaba Efficeon SF23J con funciones de seguridad integradas, a veces con la marca AMD)
• Terminal POS Nexus Technologies NXS15T ^{[ 4 ]}
• Estación de trabajo en clúster multisistema Orion
• Sharp Actius MM20, MP30, MP70G
• Sharp Mebius Muramasa PC-MM2, PC-CV50F

• Tecnología de microprocesadores Transmeta
• Especificaciones de la familia de productos Efficieon
• Hoja de producto Efficeon TM8600
• Folleto informativo del producto Efficeon TM8300/8600
• Hoja de producto Efficeon TM8800