Hispanopedia Wiki
Articulo de referencia

z/Arquitectura

Register–Memory Memory–Memory"},"encoding":{"wt":"Variable (2, 4 or 6 bytes long) "},"branching":{"wt":"[[Status register|Condition code]], indexing, counting"},"endianness":{"w...

Hispanopedia WikiContenido en espanolLectura gratuita

z/Architecture , inicialmente y brevemente llamado ESA Modal Extensions ( ESAME ), es la arquitectura de conjunto de instrucciones de computadora de conjunto de instrucciones complejo (CISC) de 64 bits de IBM , implementada por sus computadoras mainframe . IBM presentó su primer sistema basado en z/Architecture, el z900 , a finales de 2000. [ 1 ] Los sistemas z/Architecture posteriores incluyen el IBM z800, z990, z890, System z9 , System z10 , zEnterprise 196 , zEnterprise 114 , zEC12 , zBC12 , z13 , z14 , z15 , z16 y z17 .

z/Architecture mantiene la compatibilidad con versiones anteriores de la arquitectura ESA/390 de 32 bits de datos y direccionamiento de 31 bits, así como con sus predecesoras, hasta el sistema System/360 de 32 bits de datos y direccionamiento de 24 bits . El IBM z13 es el último servidor z Systems que admite la ejecución de un sistema operativo en modo de arquitectura ESA/390. [ 2 ] Sin embargo, todos los programas de aplicación de estado de problema de 24 y 31 bits, originalmente escritos para ejecutarse en la arquitectura ESA/390, no se verán afectados por este cambio.

Características

z/Architecture incluye casi todas [ a ] las características de ESA/390 y añade algunas características nuevas. Entre las características [ b ] de z/Architecture se encuentran:

Un subsistema de canales con la arquitectura introducida por S/370-XA.
Instrucciones relativas de salto introducidas por ESA/390, con desplazamientos de media palabra con signo de 16 bits.
Instrucciones relativamente largas, con desplazamientos de media palabra con signo de 32 bits.
Direcciones trimodales (24/31/64 bits)
16 registros de acceso (AR) de 32 bits introducidos por ESA/370
16 registros generales (GR) de 64 bits, 32 bits en arquitecturas más antiguas.
16 registros de control (CR) de 64 bits introducidos por System/370 como de 32 bits.
16 registros de punto flotante (FPR) de 64 bits
32 registros vectoriales (VR) de 128 bits; los bits 0–63 de VR0–VR15 contienen FPR0–FPR15.
1 registro de control de punto flotante (FPC) de 32 bits
1 palabra de estado del programa [ c ] (PSW) de 128 bits , que incluye una dirección de instrucción de 64 bits.
Un área de almacenamiento de prefijos (PSA) de 8 KiB
Instalación criptográfica
Instrucciones de punto flotante binario IEEE añadidas por ESA/390
Instrucciones de punto flotante decimal IEEE

Para obtener información sobre cuándo se introdujo cada característica, consulte los Principios de funcionamiento. [ 3 ] [ 5 ]

Instalación de atención inmediata prolongada

La función de inmediato extendido agrega instrucciones con operandos inmediatos con y sin signo de 32 bits, Buscar los más a la izquierda e instrucciones de carga diversas, por ejemplo, Cargar y probar, Cargar byte, Cargar carácter lógico.

Instalación de extensión de instrucciones generales

La función de extensión de instrucciones generales agrega 3 docenas de instrucciones, incluyendo:

  • Comparar y ramificar las instrucciones
  • Comparar y atrapar instrucciones
  • Instrucciones de carga, por ejemplo Carga y prueba (LT)
  • Instrucciones de la tienda

Instalación de palabras altas

La función de palabra alta proporciona instrucciones que operan sobre la palabra alta de un registro general de 64 bits.

Instalación de largo desplazamiento

La función de desplazamiento largo añade instrucciones con un desplazamiento con signo de 20 bits, por ejemplo, LAY.

Extensiones de instrucciones diversas Instalación 1

La Instalación 1 de extensiones de instrucciones misceláneas añade

  • Comparar lógica y trampa (CLT y CLGT)
  • Gire e inserte los bits seleccionados (RISBGN).

Extensiones de instrucciones diversas Instalación 2

La Instalación 2 de extensiones de instrucciones misceláneas añade

  • Sucursal indirecta condicionada (BIC)
  • Nuevas instrucciones para sumar, multiplicar y restar.

Extensiones de instrucciones diversas Instalación 3

Instalación 3 de extensiones de instrucciones diversas

  • Y con complemento (NCRK, NCGRK)
  • Mover de derecha a izquierda (MVCRL)
  • No y (NNRK, NNGRK)
  • No exclusivo o (NXRK, NXGRK)
  • No o (NORK, NOGRK)
  • O con complemento (OCRK, OCGRK)
  • Seleccionar (SELR, SELGR)
  • Seleccione alto (SELFHR)

Instalación Vector

El z13 introdujo una función SIMD empaquetada de 128 bits llamada "Vector Facility" [ d ] , que se documentó por primera vez en la edición 11 de z/Architecture Principles of Operation [ 6 ] . Añade 32 registros vectoriales, cada uno de 128 bits de ancho; los 16 registros de punto flotante existentes se superponen a los nuevos registros vectoriales. La nueva arquitectura añade más de 150 instrucciones nuevas para operar con datos en registros vectoriales, incluidos tipos de datos enteros, de punto flotante y de cadena. La implementación del z13 incluye dos unidades SIMD independientes para operar con datos vectoriales [ 7 ] . La función de procesador vectorial anterior , introducida por primera vez en el IBM 3090 y también compatible con el ES/9000 , no es compatible con z/Architecture [ 8 ] .

Instalación de asistencia para el procesamiento de redes neuronales

El z16 introdujo la función de asistencia para el procesamiento de redes neuronales, [ 9 ] [ 10 ] que introduce varias instrucciones que realizan operaciones en tipos de datos dependientes del modelo. Para el z16, este es el formato NNP-Data-Type-1 de 16 bits.

The new instructions include tensor operations useful for AI and neural network applications.

Registros

Cada procesador tiene estos registros

Registros de acceso

Cada CPU tiene 16 registros de acceso de 32 bits. [ 11 ] [ 17 ] Cuando un programa que se ejecuta en modo AR especifica el registro 1–15 como un registro base o como un operando de registro que contiene una dirección, la CPU utiliza el registro de acceso asociado durante la traducción de direcciones.

Registro de direcciones de eventos de interrupción (BEAR)

El BEAR de 64 bits [ 12 ] [ 18 ] contiene la dirección de la última instrucción que interrumpió la ejecución secuencial de instrucciones; una interrupción almacena el BEAR en la palabra doble en la dirección real 272 ( 110 16 ). Después de una ejecución de una bifurcación, el BEAR contiene la dirección de la ejecución, no la de la bifurcación.

Registros de control

Los 16 registros de control de 64 bits proporcionan control sobre la CPU y su estado, excepto la información incluida en el PSW. Representan una mejora evolutiva de los registros de control de la arquitectura ESA/390 anterior en los procesadores IBM S/390 . Para obtener detalles sobre qué campos dependen de características específicas, consulte los Principios de Operación. [ 19 ] Debido a que z/Architecture amplía los registros de control de 32 a 64 bits, la numeración de bits difiere de la de ESA/390.

Registro de control de punto flotante (FPC)

El registro FPC contiene máscaras de interrupción (IM), indicadores de estado (SF), código de excepción de datos (DXC), modo de redondeo decimal (DRM) y modo de redondeo binario (BRM). Una interrupción solo almacena el DXC si el bit de control del registro AFP (registro de punto flotante adicional), bit 13 del registro de control 0, es uno. Además, aunque los bits individuales del DXC suelen tener significado, los programas normalmente deberían tratarlo como un entero de 8 bits en lugar de consultar bits individuales.

Registros de punto flotante

Cada CPU tenía 16 registros de punto flotante de 64 bits; FP0–15 ocupan los bits 0–63 de VR0–15. Ignorando los registros vectoriales, los datos de punto flotante pueden estar en uno de tres formatos y tener uno de tres tamaños. z/Architecture admite

Registros generales

Cada CPU tiene 16 registros generales de 64 bits, que sirven como acumuladores , registros base [ e ] y registros de índice . [ e ] Las instrucciones designadas como Grandé operan en los 64 bits; algunas instrucciones añadidas por la función Extended-Immediate operan en cualquier media palabra o palabra en el registro; la mayoría de las demás instrucciones no cambian ni utilizan los bits 0-31.

Registro de prefijo

El registro de prefijo se utiliza para convertir una dirección real en una dirección absoluta. En el modo z/Architecture, el PSA tiene un tamaño de 2 páginas (8 KiB). Los bits 0-32 y 51-63 siempre son cero. Si los bits 0-50 de una dirección real son cero, se reemplazan por los bits 0-50 del registro de prefijo; si los bits 0-50 de la dirección real son iguales a los bits 0-50 del registro de prefijo, se reemplazan por ceros.

Palabra de estado del programa (PSW)

El PSW almacena la dirección de la instrucción y otros campos que reflejan el estado del programa que se está ejecutando actualmente en la CPU. El estado del programa también se ve afectado por el contenido de los registros de control .

Registros vectoriales

Cada CPU tiene 32 registros vectoriales de 128 bits; [ 20 ] bits 0–63 de VR0–15 también son FPR0–15. Un registro vectorial puede contener 16 campos de 8 bits, 8 campos de 16 bits, 4 campos de 32 bits, 2 campos de 64 bits o 1 campo de 128 bits.

Memoria

IBM clasifica la memoria en z/Architecture en almacenamiento principal y almacenamiento expandido .

El almacenamiento principal se direcciona en bytes de 8 bits ( octetos ), con agrupaciones alineadas [ f ] más grandes:

Media palabra
Dos bytes
16 bits
Palabra
Cuatro bytes
32 bits
Palabra doble
8 bytes
64 bits
Palabra cuádruple
16 bytes
128 bits
Página
4096 bytes

Aunque z/Architecture permite direcciones reales y virtuales de 0 a 2 64 -1, las limitaciones de ingeniería restringen los modelos actuales y planificados a un rango mucho menor.

El almacenamiento ampliado se direcciona en bloques de 4 KiB, con números de bloque que van del 0 al 2 32 .

Direccionamiento

Tipos de direcciones de almacenamiento principal

En z/Architecture existen tres tipos de direcciones de almacenamiento principal.

Dirección virtual
La dirección tal como la ven los programas de aplicación. Es un desplazamiento dentro de un espacio de direcciones y está sujeta a traducción de direcciones mediante tablas de páginas y segmentos.
Dirección real
La dirección después de la traducción de direcciones, o la dirección que ve un componente del sistema operativo que se ejecuta con la traducción desactivada. Está sujeta a la adición de prefijos.
Dirección absoluta
La dirección después del prefijo hace referencia a las dos primeras páginas [ g ] a través del registro de prefijo.

Codificación de direcciones

z/Architecture utiliza el mismo direccionamiento truncado que ESA, con algunos formatos de instrucción adicionales. Al igual que en ESA, en el modo AR cada registro base distinto de cero se asocia con un registro base que especifica el espacio de direcciones. Dependiendo de la instrucción, la dirección puede proporcionarse en varios formatos diferentes.

R
La dirección figura en un registro general.
Relativo
Un desplazamiento de media palabra de 16 bits con signo respecto a la instrucción actual.
Relativamente largo
Un desplazamiento de media palabra de 32 bits con signo con respecto a la instrucción actual.
RS
Un registro base y un desplazamiento de 12 bits.
RSY
Un registro base y un desplazamiento de 20 bits; formalmente conocido como desplazamiento largo, coloquialmente conocido como "Yonder".
RX
Un registro base, un registro índice y un registro de desplazamiento de 12 bits.
RXY
Un registro base, un registro índice y un desplazamiento de 20 bits; formalmente conocido como desplazamiento largo, coloquialmente conocido como "Yonder".
SIY
Un registro base y un desplazamiento de 20 bits; formalmente conocido como desplazamiento largo, coloquialmente conocido como "Yonder".

Modos de direccionamiento

Además de los dos modos de direccionamiento compatibles con S/370-XA y ESA , a/Architecture dispone de un modo de direccionamiento extendido con direcciones virtuales de 64 bits. El modo de direccionamiento se controla mediante los bits EA (bit 31) y BA (bit 32) en el PSW. Las combinaciones válidas son:

  • 00 direccionamiento de 24 bits
  • 01 Direccionamiento de 31 bits
  • 11 direccionamiento de 64 bits

Modos de traducción

z/Architecture admite cuatro modos de traducción virtual , controlados por [ 21 ] bit 5, el bit de modo DAT, y los bits 16-17, los bits de control del espacio de direcciones (AS), del PSW .

Modo de espacio primario
Todas las referencias de almacenamiento utilizan las tablas de traducción para el espacio de direcciones principal.
modo de registro de acceso
Todas las referencias de almacenamiento utilizan las tablas de traducción designadas por el registro de acceso asociado al registro base.
Modo de espacio secundario
Todas las referencias de almacenamiento utilizan las tablas de traducción para el espacio de direcciones secundario.
Modo espacio hogareño
Todas las referencias de almacenamiento utilizan las tablas de traducción para el espacio de direcciones de origen.

Soporte del sistema operativo

Los sistemas operativos de IBM , z/OS , z/VSE , z/TPF y z/VM, son versiones de MVS , VSE , Transaction Processing Facility (TPF) y VM que admiten z/Architecture. Las versiones anteriores de z/OS, z/VSE y z/VM seguían siendo compatibles con sistemas de 32 bits; las versiones 1.6 y posteriores de z/OS, 4 y posteriores de z/VSE, y 5 y posteriores de z/VM requieren z/Architecture.

Linux también es compatible con z/Architecture con Linux en IBM Z.

z/Architecture permite ejecutar varios sistemas operativos y aplicaciones simultáneamente, incluso si utilizan diferentes tamaños de direcciones. Esto permite a los desarrolladores de software elegir el tamaño de dirección más ventajoso para sus aplicaciones y estructuras de datos.

El 7 de julio de 2009, IBM, con motivo del anuncio de una nueva versión de uno de sus sistemas operativos, declaró implícitamente que el conjunto de niveles de arquitectura 4 ( ALS 4 ) existe y está implementado en el sistema z10 y máquinas posteriores. [ 22 ] [ 23 ] El ALS 4 también se especifica en LOADxx como ARCHLVL 3 , mientras que los sistemas z900, z800, z990, z890 y System z9 anteriores especificaban ARCHLVL 2. Anuncios anteriores del sistema z10 simplemente especificaban que implementaba z/Architecture con algunas adiciones: más de 50 nuevas instrucciones de máquina,  marcos de página de 1 MB y unidad de punto flotante decimal por hardware (HDFU). [ 24 ] [ 25 ]

La mayoría de los sistemas operativos para la arquitectura z, incluido z/OS , generalmente restringen la ejecución de código a los primeros 2 GB (31 bits de dirección, o 2³¹ bytes direccionables) de cada espacio de direcciones virtuales por razones de eficiencia y compatibilidad, más que por limitaciones arquitectónicas. Linux en IBM Z permite que el código se ejecute dentro de rangos de direcciones de 64 bits. 

z/OS

Cada espacio de direcciones de z/OS , denominado espacio de direcciones de 64 bits, tiene un tamaño de 16 exabytes .

Espacios de código (o mixtos)

La implementación del lenguaje de programación Java en z/OS es una excepción. La implementación de memoria virtual de z/OS admite múltiplesEspacios de direcciones de 2  GB , lo que permite más de2  GB de código de programa residente simultáneamente.

espacios solo para datos

Los espacios de solo datos son regiones de memoria que se pueden leer y escribir, pero no se pueden usar como código ejecutable. (Similar al bit NX en otros procesadores modernos). Por defecto, el espacio de memoria de z/Architecture se indexa mediante punteros de 64 bits, lo que permite que un programa en ejecución tenga acceso a hasta 16 exabytes de memoria.

Espacios de datos e hiperespacios

Las aplicaciones que necesitan más de 16 exabytes de espacio de direcciones de datos pueden emplear técnicas de direccionamiento extendido , utilizando espacios de direcciones adicionales o espacios solo de datos. Los espacios solo de datos disponibles para los programas de usuario se denominan: 

  • espacios de datos (a veces denominados "espacios de datos") [ 26 ] [ 27 ] y
  • hiperespacios (espacio de alto rendimiento). [ 28 ] [ 29 ]

Estos espacios son similares en que ambos son áreas de almacenamiento virtual que un programa puede crear, y pueden tener hasta 2 gigabytes . A diferencia de un espacio de direcciones, un espacio de datos o hiperespacio contiene solo datos de usuario; no contiene bloques de control del sistema ni áreas comunes. El código del programa no puede ejecutarse en un espacio de datos o un hiperespacio. [ 30 ] 

Un espacio de datos se diferencia de un hiperespacio en que los espacios de datos son direccionables por bytes, mientras que los hiperespacios son direccionables por páginas.

Almacenamiento ampliado para mainframes de IBM

Tradicionalmente, la memoria ha sido direccionable por bytes en los mainframes IBM System/360 y sus sucesores, incluidos los mainframes z/Architecture. Este tipo de memoria se denomina "Almacenamiento Central". Los procesadores de mainframes de IBM durante gran parte de las décadas de 1980 y 1990 admitieron otro tipo de memoria: Almacenamiento Expandido. Se introdujo por primera vez con la serie de mainframes de gama alta IBM 3090 en 1985. [ 31 ]

El almacenamiento expandido es direccionable por páginas de 4 KB. Cuando una aplicación desea acceder a datos en el almacenamiento expandido, estos deben transferirse primero al almacenamiento central. De manera similar, la transferencia de datos del almacenamiento central al almacenamiento expandido se realiza en múltiplos de  páginas de 4 KB. Inicialmente, la transferencia de páginas se realizaba mediante instrucciones relativamente costosas, utilizando el código del subsistema de paginación.

La sobrecarga que supone mover páginas individuales o grupos de páginas entre el almacenamiento central y el almacenamiento expandido se redujo con la introducción de la instrucción MVPG (Mover Página) y la funcionalidad ADMF (Función de Transferencia de Datos Asíncrona).

Las instrucciones MVPG y ADMF se invocan explícitamente —generalmente por middleware en z/OS o z/VM (¿y ACP?)— para acceder a datos en almacenamiento expandido. Algunos usos son, a saber:

  • MVPG es utilizado por la administración del grupo de búferes de recursos compartidos locales (LSR) de VSAM para acceder a los búferes en un hiperespacio en el almacenamiento expandido.
  • IBM Db2 utiliza tanto MVPG como ADMF para acceder a los hiperpools. Los hiperpools son porciones de un grupo de búferes ubicadas en un hiperespacio.
  • Almacenamiento en caché de minidiscos de máquinas virtuales.

Hasta mediados de la década de 1990, la memoria central y la memoria expandida eran áreas de memoria físicamente distintas en el procesador. Desde entonces, la memoria central y la memoria expandida son simplemente opciones de asignación para la memoria subyacente del procesador. Estas opciones se basaban en usos específicos previstos: por ejemplo, la memoria expandida es necesaria para la función Hiperbatch (que utiliza la instrucción MVPG para acceder a sus hiperespacios).

Además de los casos de hiperespacio y paginación mencionados anteriormente, existen otros usos del almacenamiento expandido, entre los que se incluyen:

  • La función de E/S virtual (VIO) para el almacenamiento expandido almacenaba conjuntos de datos temporales en dispositivos simulados dentro del almacenamiento expandido. (Esta función ha sido reemplazada por VIO en el almacenamiento central).
  • Almacenamiento en caché de minidiscos de máquinas virtuales.

z/OS eliminó la compatibilidad con el almacenamiento expandido. Toda la memoria en z/OS ahora es almacenamiento central. z/VM 6.4 cumple con la declaración de intenciones de eliminar la compatibilidad con el uso del almacenamiento expandido.

MVPG y ADMF

MVPG

IBM describió MVPG como "mueve una sola página y el procesador central no puede ejecutar ninguna otra instrucción hasta que se complete el movimiento de la página". [ 32 ]

La instrucción MVPG del sistema central [33] (M o V e P a G e, opcode X'B254') se ha comparado con la instrucción MVCL (M o V e Character L ong ) , ambas capaces de mover más de 256 bytes dentro de la memoria principal mediante una sola instrucción. Estas instrucciones no cumplen con las definiciones de atomicidad , aunque pueden utilizarse como una sola instrucción dentro de las restricciones de tiempo y no solapamiento documentadas. [ 34 ] : Nota 8, página 7–27 [ 35 ]

La necesidad de mover más de 256 bytes dentro de la memoria principal se había abordado históricamente con software [ 36 ] (bucles MVC), MVCL, [ 37 ] que se introdujo con el anuncio del System/370 en 1970 , y MVPG, patentado [ 38 ] y anunciado por IBM en 1989, cada uno con sus ventajas. [ 39 ]

ADMF

ADMF (Asynchronous Data Mover Facility), que se introdujo en 1992, va más allá de las capacidades de la instrucción MVPG (Move Page), que está limitada a una sola página, [ 40 ] y puede mover grupos de páginas entre el almacenamiento central y el almacenamiento expandido.

Una instrucción macro llamada IOSADMF, que se ha descrito como una API que evita el "uso directo y de bajo nivel de ADMF", [ 41 ] se puede utilizar para leer [ h ] o escribir datos hacia o desde un hiperespacio. [ 42 ] Los hiperespacios se crean utilizando DSPSERV CREATE.

Para proporcionar reentrada , IOSADMF se utiliza junto con un "Formulario de lista" y un "Formulario de ejecución". [ 43 ]

Implementaciones que no son de IBM

Platform Solutions Inc. (PSI) comercializaba anteriormente servidores basados ​​en Itanium que eran compatibles con z/Architecture. IBM compró PSI en julio de 2008, y los sistemas PSI ya no están disponibles. [ 44 ] FLEX-ES , zPDT y el emulador Hercules también implementan z/Architecture. Los mainframes de Hitachi que ejecutan versiones más recientes del sistema operativo VOS3 implementan ESA/390 más instrucciones de CPU exclusivas de Hitachi, incluidas algunas instrucciones de 64 bits. Si bien Hitachi colaboró ​​formalmente con IBM en las CPU z900-G2/z800 introducidas en 2002, las máquinas de Hitachi no son compatibles con z/Architecture.

Notas

  1. ↑ Las funciones de paginación asíncrona de la ESA, transferencia asíncrona de datos, llamada rápida a programas y funciones vectoriales ESA/390 no están presentes en z/Architecture. La función vectorial de z/Architecture ha sido reemplazada por una función vectorial muy diferente a partir de z13 .
  2. ↑ Para obtener una lista completa, consulte el Capítulo 1. Introducción al Principio de Funcionamiento. [ 3 ] [ 4 ]
  3. ↑ Aunque el PSW en z es una palabra cuádruple y en arquitecturas más antiguas una palabra doble, IBM siempre ha utilizado la nomenclatura Palabra de estado del programa para este registro.
  4. ↑ A pesar de la similitud en el nombre, Vector Facility para z/Architecture no es compatible con Vector Facility en el 3090 .
  5. 1 2 Excepto para el registro general 0.
  6. ↑ Algunas instrucciones permiten referencias a datos no alineados.
  7. ↑ Referencias a la primera página en modo ESA, pero eso no está disponible en los modelos actuales.
  8. ↑ ÁREA: transfiere datos desde un hiperespacio al espacio de direcciones principal del programa.

Referencias

z-0
Principios de funcionamiento de z/Architecture (PDF) (Primera edición). IBM . Diciembre de 2000. SA22-7832-00 . Consultado el 11 de agosto de 2025 .
z-1
Principios de funcionamiento de z/Architecture (PDF) (Segunda edición). IBM . Octubre de 2001. SA22-7832-01 . Consultado el 11 de agosto de 2025 .
z-2
Principios de funcionamiento de z/Architecture (PDF) (Tercera edición). IBM . Junio ​​de 2003. SA22-7832-02 . Consultado el 11 de agosto de 2025 .
z-3
Principios de funcionamiento de z/Architecture (PDF) (Cuarta edición). IBM . Mayo de 2004. SA22-7832-03 . Consultado el 11 de agosto de 2025 .
z-6
Principios de funcionamiento de z/Architecture (PDF) (Séptima edición). IBM . Febrero de 2008. SA22-7832-06 . Consultado el 11 de agosto de 2025 .
z-7
Principios de funcionamiento de z/Architecture (PDF) (Octava edición). IBM . Febrero de 2009. SA22-7832-07 . Consultado el 11 de agosto de 2025 .
z-8
Principios de funcionamiento de z/Architecture (PDF) (Novena edición). IBM . Agosto de 2010. SA22-7832-08 . Consultado el 11 de agosto de 2025 .
z-9
Principios de funcionamiento de z/Architecture (PDF) (Décima edición). IBM . Septiembre de 2012. SA22-7832-09 . Consultado el 11 de agosto de 2025 .
z-10
Principios de funcionamiento de z/Architecture (PDF) (Undécima edición). IBM . Marzo de 2015. SA22-7832-10 . Consultado el 11 de agosto de 2025 .
z-11
Principios de funcionamiento de z/Architecture (PDF) (Duodécima edición). IBM . Septiembre de 2017. SA22-7832-11 . Consultado el 11 de agosto de 2025 .
z-12
Principios de funcionamiento de z/Architecture (PDF) (Decimotercera edición). IBM . Septiembre de 2019. SA22-7832-12 . Consultado el 11 de agosto de 2025 .
z-13
Principios de funcionamiento de z/Architecture (PDF) (Decimocuarta edición). IBM . Mayo de 2022. SA22-7832-13 . Consultado el 11 de agosto de 2025 .
z-14
Principios de funcionamiento de z/Architecture (PDF) (Decimoquinta edición). IBM . Abril de 2025. SA22-7832-14 . Consultado el 3 de julio de 2025 .
z
Principios de funcionamiento de z/Architecture (PDF) (Decimoquinta edición). IBM . Abril de 2025. SA22-7832-14 . Consultado el 3 de julio de 2025 .
  1. ↑ "Desarrollo y atributos de z/Architecture" (PDF) . IBM Journal of Research and Development . 45 (4/5). Julio-septiembre de 2002. Archivado (PDF) del original el 12 de diciembre de 2013.
  2. ↑ "Adaptar las funciones del servidor z13 que se descontinuarán en servidores futuros" . IBM . 25 de junio de 2015. Archivado del original el 15 de septiembre de 2017. Consultado el 18 de septiembre de 2017 .
  3. 1 2 z-14 , pp. 1-2–1-7, Aspectos destacados de la arquitectura z/original .
  4. ↑ z-14 , págs. 1-7–1-31, Adiciones a z/Architecture .
  5. ↑ z-4 , págs. 1-7–1-31, Adiciones a z/Architecture . Error de sfn: no hay destino: CITEREFz-4 ( ayuda )
  6. ↑ z-10 , p. xxviii , Resumen de cambios en la undécima edición. 
  7. ↑ "Introducción a la optimización de procesadores de IBM z Systems" (PDF) . IBM .
  8. ↑ z-0 , pág. 1 - 6, La base ESA/390 .
  9. ↑ z-14 , pág. 1-23, Instalación de asistencia para el procesamiento de redes neuronales .
  10. ↑ z-14 , págs. 26-1–26-126, Capítulo 26. Instrucciones de asistencia para funciones especializadas .
  11. 1 2 z , pág. 5-50, Espacios de direcciones especificados por el registro de acceso .
  12. 1 2 z , pág. 4-46 , Registro de dirección de evento de interrupción. 
  13. ↑ z , págs. 4-9–4-11, Figura 4-5. Asignación de campos del registro de control .
  14. ↑ z , págs. 3-22–3-23, Prefijos en el modo arquitectónico z/Architecture .
  15. ↑ z , págs. 4-5–4-8, Formato de palabra de estado del programa .
  16. ↑ z , pág. 4-8, Formato PSW corto .
  17. ↑ z , págs. 6-15–6-16, Registros de acceso .
  18. ↑ z , pág. 4-46 4-46 , Registro de dirección de evento de interrupción.
  19. ↑ z , págs. 4-9–4-12 , Registros de control. 
  20. ↑ z , págs. 2-5–2-6, Registros vectoriales .
  21. ↑ z , págs. 3-41, 3-42 , Figura 3-15. Modos de traslación. 
  22. ↑ Vista previa: IBM z/VM V6.1: la base para el crecimiento futuro de la virtualización. Archivado el 28/10/2021 en Wayback Machine , Anuncio de software de IBM Estados Unidos 209-207, con fecha del 7 de julio de 2009.
  23. ↑ ALS 1 era 9672 G2; ALS 2 era 9672 G5; ALS 3 era la arquitectura z original: "Tabla de procesadores CMOS de IBM" . 18 de noviembre de 2008. Archivado del original el 10 de diciembre de 2013. Recuperado el 18 de octubre de 2012 .
  24. ↑ "Guía de referencia del IBM System z10 Business Class (z10 BC)" (PDF) . IBM . 2008. Archivado (PDF) del original el 4 de marzo de 2011. Consultado el 18 de octubre de 2012 .
  25. ↑ "Principios de funcionamiento de z/Architecture" (PDF) . Archivado (PDF) del original el 30-11-2020 . Consultado el 15-01-2016 .
  26. ↑ Hoskins, Jim; Frank, Bob (2002). Explorando los servidores IBM Eserver Zseries y S/390 . Maximum Press. pág. 26. ISBN  1885068913Archivado del original el 27/04/2021 . Consultado el 19/10/2017 . La arquitectura VM Data Spaces es estándar en todos los procesadores System/390.
  27. ↑ "CA Defiende la Política VSE". InformationWeek . 21 de octubre de 1991. pág. 15. Computer Associates International ahora proporciona tecnología de espacio de datos a los usuarios de VSE/ESA o System/370. 
  28. ↑ "Análisis de datos en memoria" . IBM.
  29. ↑ Hemanth Nandas (15 de octubre de 2007). "¿Qué es el hiperespacio? ¿Cuál fue el primer sistema operativo en admitir el hiperespacio?" . Grupo de noticias : ibmmainframes.com . Archivado del original el 2 de febrero de 2017. Consultado el 25 de enero de 2017 . ESPACIO DE ALTO RENDIMIENTO o "Espacio de datos de alto rendimiento" (autor Anuj Dhawan, misma fecha)
  30. ↑ "Hoja de trucos n.º 54 zTidBits z/OS Direccionamiento extendido" (PDF) . Archivado del original (PDF) el 6 de mayo de 2023. Consultado el 17 de julio de 2022 .
  31. ↑ Sakaki, M.; Samukawa, H.; Honjou, N. (1988). "Utilización eficaz del almacenamiento virtual grande del IBM 3090 en los cálculos numéricamente intensivos de orbitales moleculares ab initio" . IBM Systems Journal . 27 (4): 528– 540. doi : 10.1147/sj.274.0528 . ISSN 0018-8670 . 
  32. ↑ US 5442802 Método y medios para el traslado de datos mediante coprocesador asíncrono 
  33. ↑ "HLASM – MVPG = MoVe PaGe" . Archivado del original el 6 de octubre de 2013. Consultado el 24 de enero de 2017 .
  34. ↑ MOVER LARGO, nota 8. "GA22-7000-10, IBM System/370, Principios de funcionamiento" (PDF) . Archivado (PDF) del original el 11/04/2021 . Recuperado el 11/10/2021 .
  35. ↑ "Las cosas se hacen de inmediato y no hay posibilidad de que la instrucción quede a medias o de que se intercale otra. Se usa especialmente para indicar que una operación no puede interrumpirse." "Atómico de FOLDOC" .
  36. ↑ "$MVCL – Mover más de 256 bytes de almacenamiento" . IBM . 20 de septiembre de 2014. Archivado del original el 2 de febrero de 2017. Consultado el 24 de enero de 2017 .
  37. ↑ "Move Long" . Archivado del original el 27 de abril de 2017. Consultado el 24 de enero de 2017 .
  38. ↑ US 5237668 Proceso que utiliza direccionamiento virtual en una instrucción no privilegiada para controlar la copia de una página de datos en o entre múltiples medios 
  39. ↑ "¿MVPG es más rápido que MVCL para páginas alineadas?" . IBM-MAIN (Lista de correo). Archivado del original el 22/01/2011 . Recuperado el 24/01/2017 .
  40. ↑ La patente EP0549924A1 de IBM describe MVPG como un dispositivo que "mueve una sola página".
  41. ↑ Celestini, Art (20 de agosto de 1997). "admf" . IBM-MAIN (Lista de correo). Archivado del original el 22 de enero de 2011. Recuperado el 24 de enero de 2017 a través de Google Groups.
  42. ↑ Programación de z/OS MVS: Guía de direccionamiento extendido – SA23-1394-00
  43. ↑ "IOSADMF — Transferencia de datos de hiperespacio" . IBM . 7 de febrero de 2015. Archivado del original el 2 de febrero de 2017. Consultado el 24 de enero de 2017 .
  44. ↑ "IBM adquiere Platform Solutions" (Comunicado de prensa). IBM. 2 de julio de 2008. Archivado del original el 5 de septiembre de 2008. Consultado el 6 de septiembre de 2008 .

Lecturas adicionales

  • Preshing sobre programación: operaciones atómicas frente a operaciones no atómicas
  • Principios del diseño de computadoras – Atomicidad