Comparación de arquitecturas de conjuntos de instrucciones

Las arquitecturas de computadoras se describen a menudo como arquitecturas de n bits . En los primeros tres cuartos del siglo XX, n solía ser 12 , 18 , 24 , 30, 36 , 48 o 60. En el último tercio del siglo XX, n solía ser 8, 16 o 32, y en el siglo XXI, n suele ser 16, 32 o 64, aunque se han utilizado otros tamaños (incluidos 6, 39 y 128 ). En realidad, esto es una simplificación, ya que la arquitectura de computadoras suele tener algunos tamaños de datos más o menos "naturales" en el conjunto de instrucciones , pero la implementación de hardware de estos puede ser muy diferente. Muchas arquitecturas de conjuntos de instrucciones tienen instrucciones que, en algunas implementaciones de esa arquitectura, operan en la mitad o el doble del tamaño de las rutas de datos internas principales del procesador. Ejemplos de esto son el Z80 , el MC68000 y el IBM System/360 . En este tipo de implementaciones, una operación dos veces más ancha suele requerir también el doble de ciclos de reloj (lo cual no ocurre en implementaciones de alto rendimiento). En el 68000, por ejemplo, esto significa 8 ciclos de reloj en lugar de 4, y este chip en particular puede describirse como una arquitectura de 32 bits con una implementación de 16 bits . La arquitectura del conjunto de instrucciones del IBM System/360 es de 32 bits, pero varios modelos de la serie System/360, como el IBM System/360 Modelo 30 , tienen rutas de datos internas más pequeñas, mientras que otros, como el 360/195 , tienen rutas de datos internas más grandes.

El ancho del bus de datos externo no se utiliza para determinar el ancho de la arquitectura; los chips NS32008, NS32016 y NS32032 eran básicamente el mismo chip de 32 bits con diferentes buses de datos externos. El PowerPC 604 de IBM tiene un bus de 64 bits, pero solo registros de 32 bits. Los procesadores System/360 y algunos microprocesadores de 32 bits de la época, como el Motorola 68000 , tienen direcciones de 24 bits.

El ancho de bits de las instrucciones en una arquitectura no es necesariamente el ancho de bits de la arquitectura en sí. Por ejemplo, las instrucciones en System/360, la arquitectura PDP-11 , la arquitectura VAX y la arquitectura x86 son de longitud variable. Las versiones iniciales de SuperH tenían instrucciones de 16 bits de longitud fija a pesar de tener una arquitectura de 32 bits, mientras que las versiones posteriores tenían instrucciones tanto de 16 como de 32 bits.

En los primeros tres cuartos del siglo XX, las computadoras decimales orientadas a palabras normalmente tenían palabras de 10 dígitos ^{[ 4 ] [ 5 ] [ 6 ] con un signo separado, [ a ]} ​​usando los diez dígitos en enteros y usando dos dígitos para exponentes ^{[ 7 ] [ 5 ]} en números de punto flotante.

Una arquitectura puede usar el orden de bytes "big-endian" o "little-endian", o ambos, o ser configurable para usar cualquiera de ellos. Los procesadores little-endian ordenan los bytes en la memoria con el byte menos significativo de un valor multibyte en la ubicación de memoria de menor número. Las arquitecturas big-endian, en cambio, organizan los bytes con el byte más significativo en la dirección de memoria de menor número. La arquitectura x86, así como varias arquitecturas de 8 bits, son little-endian. La mayoría de las arquitecturas RISC (SPARC, Power, PowerPC, MIPS) eran originalmente big-endian (ARM era little-endian), pero muchas (incluida ARM) ahora son configurables para usar cualquiera de los dos.

El orden de bytes solo se aplica a los procesadores que permiten el direccionamiento individual de unidades de datos (como bytes ) que son más pequeñas que algunos de los formatos de datos.

En algunas arquitecturas, una instrucción tiene un único código de operación (opcode). En otras, algunas instrucciones tienen un código de operación y uno o más modificadores. Por ejemplo, en el IBM System/370 , el byte 0 es el código de operación, pero cuando el byte 0 es B2 ₁₆ , el byte 1 selecciona una instrucción específica; por ejemplo, B205 ₁₆ es almacenar el reloj (STCK). En algunas arquitecturas de conjuntos de instrucciones, se utilizan uno o más prefijos de código de operación para modificar el código de operación subsiguiente o ampliar el número de códigos de operación.

Como se puede observar en la tabla siguiente, algunos conjuntos de instrucciones mantienen una longitud de codificación fija muy simple, mientras que otros tienen longitud variable. Generalmente, las arquitecturas RISC tienen una longitud de codificación fija y las arquitecturas CISC , una longitud variable, pero no siempre.