Intel MCS-51

El Intel MCS-51 (conocido comúnmente como 8051 ) es una serie de microcontroladores (MCU) de un solo chip desarrollada por Intel en 1980 para su uso en sistemas embebidos . Las versiones originales de Intel fueron populares en los años 80 y principios de los 90, y sus derivados compatibles con binario mejorados siguen siendo populares hoy en día. Se trata de un ordenador con un conjunto de instrucciones complejo y espacios de memoria separados para las instrucciones del programa y los datos.

La familia original MCS-51 de Intel se desarrolló utilizando tecnología de semiconductor de óxido metálico de tipo N ( NMOS ), al igual que su predecesor Intel MCS-48 , pero las versiones posteriores, identificadas por la letra C en su nombre (por ejemplo, 80C51), utilizan tecnología de semiconductor de óxido metálico complementario ( CMOS ) y consumen menos energía que sus predecesores NMOS. Esto las hizo más adecuadas para dispositivos alimentados por batería.

La familia continuó en 1996 con el MCS-151 mejorado de 8 bits y la familia MCS-251 de microcontroladores compatibles binarios de 8/16/32 bits. [ 1 ] ^{Si bien Intel} ya no fabrica la familia MCS-51, MCS-151 y MCS-251, los derivados compatibles binarios mejorados fabricados por numerosos proveedores siguen siendo populares hoy en día. Algunos derivados integran un procesador de señal digital (DSP) o una unidad de punto flotante (coprocesador, FPU). Además de estos dispositivos físicos, varias empresas también ofrecen derivados del MCS-51 como núcleos IP para su uso en diseños de matrices de puertas programables en campo (FPGA) o circuitos integrados de aplicación específica (ASIC).

El arquitecto del conjunto de instrucciones Intel MCS-51 fue John H. Wharton . ^{[ 2 ] [ 3 ]}

La arquitectura 8051 proporciona muchas funciones ( unidad central de procesamiento (CPU), memoria de acceso aleatorio (RAM), memoria de solo lectura (ROM), puertos de entrada/salida (E/S), puerto serie, control de interrupciones , temporizadores ) en un solo paquete :

• Unidad aritmético-lógica (ALU) y acumulador de 8 bits , registros de 8 bits (un registro de 16 bits con instrucciones de movimiento especiales), bus de datos de 8 bits y 2 buses de direcciones de 16 bits , contador de programa , puntero de datos y operaciones relacionadas de 8/11/16 bits; por lo tanto, es principalmente un microcontrolador de 8 bits. 
• Procesador booleano con 17 instrucciones, acumulador de 1 bit, 32 registros (4  × 8 bits, direccionables por bits) y hasta 144 variables RAM especiales direccionables por 1 bit (18  × 8 bits) ^{[ 4 ]}
• Instrucciones para multiplicar , dividir y comparar
• Cuatro bancos de registros de conmutación rápida con 8 registros cada uno (mapeados en memoria).
• Interrupción rápida con conmutación de banco de registros opcional.
• Interrupciones e hilos con prioridad seleccionable ^{[ 5 ]}
• 128 o 256 bytes de memoria RAM integrada en el chip (IRAM)
• Bus de direcciones dual de 16 bits ; puede acceder a 2  × 2 ¹⁶ ubicaciones de memoria: 64 KB (65 536 ubicaciones) de ROM (PMEM) y RAM externa (XRAM), utilizando dos buses de memoria en una arquitectura Harvard . 
• ROM integrada en el chip (no incluida en las variantes 803x)
• Cuatro (tres completos) puertos de entrada/salida bidireccionales de 8 bits , direccionables por bits.
• UART ( puerto serie )
• Dos contadores/ temporizadores de 16 bits
• Modo de ahorro de energía (en algunas versiones)

Una característica del núcleo 8051 es la inclusión de un motor de procesamiento booleano, que permite realizar operaciones lógicas booleanas a nivel de bits de forma directa y eficiente en registros internos , puertos y ubicaciones de RAM específicos . Otra característica es la inclusión de cuatro conjuntos de registros de trabajo seleccionables por banco , lo que reduce considerablemente el tiempo necesario para realizar los cambios de contexto al entrar y salir de las rutinas de servicio de interrupción . Con una sola instrucción, el 8051 puede cambiar de banco de registros, evitando la tarea, que consume mucho tiempo, de transferir los registros críticos a la RAM.

El primer microcontrolador MCS-51 de Intel fue el 8051, con 4  KB de ROM y 128  bytes de RAM. Las variantes que comienzan con 87 tienen una EPROM programable por el usuario, a veces borrable por UV. Las variantes con una C como tercer carácter son algún tipo de CMOS . Los modelos 8031 ​​y 8032 son versiones sin ROM, con 128 y 256 bytes de RAM. El último dígito puede indicar el tamaño de la memoria, por ejemplo, el 8052 con 8  KB de ROM, el 87C54 con 16  KB de EPROM y el 87C58 con 32  KB de EPROM, todos con 256 bytes de RAM.

El MCS-51 tiene cuatro tipos distintos de memoria: RAM interna, registros de funciones especiales, memoria de programa y memoria de datos externa. Para acceder a ellas de manera eficiente, algunos compiladores ^{[ 18 ]} utilizan hasta 7 tipos de definiciones de memoria: RAM interna, acceso de un solo bit a la RAM interna, registros de funciones especiales, acceso de un solo bit a registros de funciones especiales seleccionados (divisibles por 8), RAM de programa, RAM externa a la que se accede mediante un acceso indirecto a registros, utilizando uno de los registros estándar de 8 bits, y acceso indirecto a la RAM externa mediante el registro de acceso indirecto de 16 bits.

El conjunto de instrucciones del 8051 está diseñado con una arquitectura Harvard y memoria segregada (datos e instrucciones); solo puede ejecutar código obtenido de la memoria de programa y no dispone de instrucciones para escribir en ella. Sin embargo, el bus que sale del circuito integrado tiene una única ruta de direcciones y datos, y se asemeja mucho a un bus con arquitectura von Neumann .

La mayoría de los sistemas 8051 respetan el conjunto de instrucciones y requieren funciones personalizadas para descargar nuevos programas ejecutables, por ejemplo, en la memoria flash.

El único registro del microcontrolador 8051 que no está mapeado en memoria es el contador de programa (PC) de 16 bits. Este especifica la dirección de la siguiente instrucción a ejecutar. Las instrucciones de salto relativo proporcionan un desplazamiento con signo de 8 bits, que se suma al PC.

Se puede acceder a ocho registros de propósito general, R0–R7, mediante instrucciones que son un byte más cortas que otras. Estos registros están asignados a la memoria IRAM entre 0x00 y 0x1F. Solo se utilizan ocho bytes de ese rango en un momento dado, según lo determinan los dos bits de selección de banco en el PSW.

La siguiente es una lista parcial de los registros del 8051, que están mapeados en memoria en el espacio de registros de funciones especiales:

Puntero de pila, SP (0x81)

Este es un registro de 8 bits utilizado por las instrucciones de llamada y retorno de subrutinas. La pila crece hacia arriba; el SP se incrementa antes de insertar un valor y se decrementa después de extraerlo.

Puntero de datos, DP (0x82–83)

Se trata de un registro de 16 bits que se utiliza para acceder a la memoria PMEM y a la memoria XRAM.

Palabra de estado del programa, PSW (0xD0)

Esto contiene indicadores de estado importantes, por número de bit:

0. Paridad, P. Indica la paridad ( XOR de los bits) del acumulador, A.
1. Definido por el usuario (UD). Puede ser leído y escrito por software; no se ve afectado de ninguna otra manera por el hardware.
2. Indicador de desbordamiento , OV. Se activa cuando la suma produce un desbordamiento con signo.
3. Selección de registro 0, RS0. El bit de orden inferior del banco de registros. Se activa cuando se utilizan los bancos en 0x08 o 0x18.
4. Selección de registro 1, RS1. El bit de orden superior del banco de registros. Se activa cuando se utilizan los bancos en 0x10 o 0x18.
5. Bandera 0, F0. Puede ser leída y escrita por software; no se ve afectada de ninguna otra manera por el hardware.
6. Acarreo auxiliar , AC. Se activa cuando la suma produce un acarreo del bit 3 al bit 4.
7. Bit de acarreo , C. A menudo se utiliza como registro general para cálculos de bits, o como el "acumulador booleano".

Acumulador, A (0xE0)

Este registro es utilizado por la mayoría de las instrucciones.

Registro B (0xF0)

Esto se utiliza como una extensión del acumulador para las instrucciones de multiplicación y división.

Se pueden direccionar directamente 256 bits individuales. Estos corresponden a las 16 ubicaciones de la memoria IRAM, desde 0x20 hasta 0x2F, y a los 16 registros de funciones especiales 0x80, 0x88, 0x90, ..., 0xF8. Cualquier bit de estos bytes puede ser accedido directamente mediante diversas operaciones lógicas y bifurcaciones condicionales.

Cabe destacar que el PSW no contiene los indicadores comunes de negativo (N) ni de cero (Z) . Para el primero, se puede acceder directamente al bit más significativo del acumulador, ya que es un registro SFR direccionable por bits. Para el segundo, existen instrucciones explícitas para saltar según si el acumulador es cero o no. También hay una operación de comparación y salto de dos operandos.

El bit de paridad (P) se usa a menudo para implementar modos serie que incluyen paridad. Para ello, los UART estándar MCS51 podían enviar 9 bits.

La microarquitectura del Intel MCS8051 es propietaria, pero las características publicadas ^{[ 21 ]} sugieren su funcionamiento. Se trata de un procesador multiciclo . El MCS8051 utilizaba 12 ciclos de reloj ^{[ 21 ]} para la mayoría de las instrucciones. Muchas instrucciones utilizan un acumulador ^{[ 21 ]} . En contraste, la mayoría de los ordenadores compatibles ejecutan las instrucciones en uno a tres ciclos, excepto las de multiplicación y división. La mayor velocidad es una de las principales razones por las que estos procesadores han reemplazado al MCS8051 en la mayoría de las aplicaciones.

Cada interrupción tiene cuatro prioridades. ^{[ 21 ]} Dentro de cada prioridad, las interrupciones de los dispositivos tienen una prioridad fija. ^{[ 21 ]}

Las instrucciones tienen una longitud de entre 1 y 3 bytes, y constan de un byte de código de operación inicial, seguido de hasta 2 bytes de operandos.

1/4 de los bytes del código de operación, x 0– x 3 , se utilizan para códigos de operación irregulares.

3/4 de los bytes del código de operación, x4 – xF , se asignan a 16 instrucciones ALU básicas con 12 operandos posibles. El nibble menos significativo del código de operación selecciona el operando primario de la siguiente manera :

• x 8– x F : Registro directo, R0–R7.
• x 6– x 7 : Registro indirecto,o.@R0@R1
• x 5 : Memoria directaaddress, el siguiente byte especifica una ubicación IRAM o SFR.
• x 4 : Inmediato#data, un byte siguiente especifica una constante de 8 bits. Cuando el operando es un destino (,) o la operación ya incluye una fuente inmediata (,), esto especifica que se utilice el acumulador.INCoperandDECoperandMOVoperand,#dataCJNEoperand,#data,offset

Las tres operaciones bit a bit ANL, ORL y XRL, que normalmente operan sobre el acumulador, también admiten dos modos de destino de memoria:

• x 3 :opLaddress,#data
• x 2 :opLaddress,A

El nibble más significativo especifica la operación de la siguiente manera. No todos admiten todos los modos de direccionamiento; el modo inmediato, en particular, no está disponible cuando se escribe en el operando primario, por lo que solo es aplicable a seis operaciones, y codifica un destino de acumulador en cuatro más. Los mnemónicos de instrucción usan el orden de destino y operando de origen .

0 años :INCoperand

Incrementa el operando especificado. El modo inmediato (código de operación 0x04) especifica el acumulador, .INCA

1 año :DECoperand

Decrementa el operando especificado. El modo inmediato (código de operación 0x14) especifica el acumulador, .DECA

2 años :ADDA,operand

Agregue el operando al acumulador, A. El código de operación 0x23 ( , "rotar a la izquierda" pero en realidad un desplazamiento a la izquierda ) puede considerarse como .RLAADDA,A

3 años :ADDCA,operand

Sume el operando, más el bit C, al acumulador. El código de operación 0x33 ( , rotación a la izquierda a través del acarreo) puede considerarse como .RLCAADDCA,A

4 años :ORLA,operand

Se aplica la operación OR lógica al operando en el acumulador. Dos formas de destino de memoria de esta operación, y , se especifican mediante los códigos de operación 0x43 y 0x42.ORLaddress,#dataORLaddress,A

5 años :ANLA,operand

La operación AND lógica asigna el operando al acumulador. Dos formas de destino de memoria de esta operación, y , se especifican mediante los códigos de operación 0x53 y 0x52.ANLaddress,#dataANLaddress,A

6 años :XRLA,operand

Se aplica la operación OR exclusiva lógica al operando en el acumulador. Dos formas de destino de memoria de esta operación, y , se especifican mediante los códigos de operación 0x63 y 0x62.XRLaddress,#dataXRLaddress,A

7 años :MOVoperand,#data

Mueve inmediatamente al operando. El modo inmediato (código de operación 0x74) especifica el acumulador, .MOVA,#data

8 años :MOVaddress,operand

Mueve un valor a un registro IRAM o SFR. El modo de acceso directo a memoria (código de operación 0x85) mueve directamente entre dos registros IRAM o SFR. El modo inmediato (código de operación 0x84) no se utiliza para esta operación, ya que duplica el código de operación 0x75.MOVaddress,address

9 años :SUBBA,operand

Resta el operando y el indicador de acarreo del acumulador. Esta operación implica un préstamo, y no existe resta sin préstamo.

Un y :MOVoperand,address

Transfiere un valor desde un registro IRAM o SFR. El modo de acceso directo a memoria (código de operación 0xA5) no se utiliza, ya que duplica 0x85. El modo inmediato/acumulador (código de operación 0xA4) no se utiliza, ya que duplica 0xE5.

Por :​CJNEoperand,#data,offset

Compara el operando con el inmediato #datay salta al PC + desplazamiento si no son iguales. Debido a que esta instrucción ya tiene el máximo posible de dos bytes de operando, los modos inmediato y de memoria directa (códigos de operación 0xB4 y 0xB5) omiten el inmediato #datay en su lugar comparan el operando con el acumulador, amd . Tenga en cuenta que no hay ninguna instrucción de comparación y salto si son iguales, .CJNEA,#data,offsetCJNEA,address,offsetCJE

C y :XCHA,operand

Intercambia el acumulador y el operando. El modo inmediato/acumulador (código de operación 0xC4) no se utiliza para esta operación, ya que no tendría ningún efecto.XCHA,A

D y :DJNZoperand,offset

Decrementa el operando y salta al contador de programa (PC) + desplazamiento si el resultado no es cero. No se utilizan el modo inmediato (código de operación 0xD4) ni el modo indirecto por registro (0xD6, 0xD7).

E y :MOVA,operand

Mueve el operando al acumulador. El modo inmediato no se utiliza para esta operación (código de operación 0xE4), ya que duplica el código de operación 0x74.

F y :MOVoperand,A

Mueve el acumulador al operando. No se utiliza el modo inmediato/acumulador (código de operación 0xF4), ya que no tendría ningún efecto.MOVA,A

Solo las instrucciones ADD, ADDC, y SUBBestablecen los indicadores PSW. Las instrucciones lógicas INC, DEC, y no lo hacen. La CJNEinstrucción modifica solo el bit C, al préstamo que resulta de operando1 − operando2 .

Las instrucciones irregulares tienen modos de direccionamiento más limitados y están codificadas en el rango x 0– x 3 , además de algunos códigos de operación en el rango x 4– x 7 que no utilizan las instrucciones regulares.

Instrucciones adicionales no habituales:

A5

ESCNo utilizado por el 8051, pero utilizado para códigos de operación extendidos por sucesores como el §  MCS-251 .

D6–7

XCHDA,@R0–1Intercambio de un nibble de bajo orden de operandos.

El SJMPcódigo de operación (salto corto) toma un operando de byte de desplazamiento relativo con signo y transfiere el control allí con respecto a la dirección de la instrucción siguiente. Los códigos de operación AJMP/ ACALLcombinan los tres bits más significativos del byte del código de operación con el byte siguiente para especificar un destino de 11 bits que se usa para reemplazar los 11 bits menos significativos del registro PC (los 5 bits más significativos del registro PC permanecen intactos, por lo que esto solo puede saltar dentro de una página de 2048 bytes). Para distancias mayores, las instrucciones LJMPy LCALLpermiten un destino de 16 bits.

Una de las razones de la popularidad del 8051 es su amplia gama de operaciones con bits individuales. Los bits siempre se especifican mediante direcciones absolutas; no existe direccionamiento indirecto por registro ni indexado. Las instrucciones que operan con bits individuales son:

• SETBbit, , : Establece, borra o complementa el bit especificado.CLRbitCPLbit
• JBbit,offset: Saltar (a PC+ desplazamiento ) si el bit está activado
• JNBbit,offset: Saltar si el bit está limpio
• JBCbit,offset: Saltar si el bit está activado y borrar el bit.
• MOVC,bit, : Mueve el bit especificado al bit de acarreo, o viceversa.MOVbit,C
• ORLC,bit, : O el bit (o su complemento) en el bit de acarreoORLC,/bit
• ANLC,bit, : Y el bit (o su complemento) en el bit de acarreoANLC,/bit

Un operando de bit se escribe en la forma address.number. Debido a que el indicador de acarreo es el bit 7 de la palabra de estado del programa direccionable por bits, las instrucciones , y son equivalentes más cortos de , y .SETBCCLRCCPLCSETBPSW.7CLRPSW.7CPLPSW.7

Hay varios compiladores de lenguajes de programación de alto nivel para el 8051. Hay varios compiladores de C disponibles para el 8051, la mayoría de los cuales permiten al programador especificar dónde debe almacenarse cada variable en sus seis tipos de memoria y proporcionan acceso a características de hardware específicas del 8051, como los bancos de registros múltiples y las instrucciones de manipulación de bits. Hay muchos compiladores de C comerciales. ^{[ 22 ]} Small Device C Compiler (SDCC) es un compilador de C de código abierto popular. ^{[ 23 ]} Otros lenguajes de alto nivel como C++ , Forth , ^{[ 24 ] [ 25 ] [ 26 ] [ 27 ]} BASIC , Object Pascal , Pascal , PL/M y Modula-2 están disponibles para el 8051, pero son menos utilizados ^{[ 28 ]} que C y el lenguaje ensamblador .

Dado que IRAM, XRAM y PMEM (solo lectura) comparten la dirección 0, los compiladores de C para la arquitectura 8051 proporcionan directivas pragma específicas u otras extensiones para indicar dónde se debe almacenar un dato en particular (por ejemplo, constantes en PMEM o variables que requieren acceso rápido en IRAM). Como los datos pueden estar en uno de los tres espacios de memoria, generalmente se proporciona un mecanismo para determinar a qué memoria apunta un puntero, ya sea restringiendo el tipo de puntero para que incluya el espacio de memoria o almacenando metadatos junto con el puntero.

Intel descontinuó su línea de productos MCS-51 en marzo de 2007; ^{[ 29 ] [ 30 ]} sin embargo, hay muchos productos 8051 mejorados o propiedad intelectual de silicio que otros proveedores agregan regularmente.

El predecesor del 8051, el 8048 , se utilizó en el teclado del primer IBM PC , donde convertía las pulsaciones de teclas en un flujo de datos serie que se enviaba a la unidad principal del ordenador. Un Intel 8049 desempeñó una función similar en el Sinclair QL . El 8048 y sus derivados todavía se utilizan hoy en día.para teclados de modelo básico.

El 8031 ​​era una versión reducida del 8051 original que carecía de memoria ROM interna. Para utilizar este chip, era necesario añadir una memoria ROM externa que contuviera el programa que el 8031 ​​debía leer y ejecutar. Un chip 8051 podía venderse como un 8031 ​​sin ROM, ya que la ROM interna del 8051 se desactiva por el estado normal del pin EA en un diseño basado en el 8031. Un fabricante podía vender un 8051 como un 8031 ​​por diversas razones, como un código defectuoso en la ROM del 8051 o simplemente un exceso de oferta de 8051 y una escasez de 8031.

El 8044 (así como el 8344 sin ROM y el 8744 con EPROM) añadió un controlador SDLC al núcleo 8051 (especialmente para aplicaciones Bitbus ). ^{[ 31 ]}

El 8052 era una versión mejorada del 8051 original que contaba con 256  bytes de RAM interna en lugar de 128  bytes, 8  KB de ROM en lugar de 4  KB y un tercer temporizador de 16 bits. La mayoría de los microcontroladores modernos compatibles con el 8051 incluyen estas características.

El 8032 tenía las mismas características que el 8052, excepto que carecía de memoria ROM interna para programas.

El 8751 era un 8051 con  una EPROM de 4 KB en lugar de una ROM de 4  KB. Eran idénticos, excepto por el tipo de memoria no volátil. Este componente estaba disponible en un encapsulado cerámico con una ventana de cuarzo transparente sobre el chip para poder borrar la EPROM con luz ultravioleta . Los componentes relacionados son: el 8752 con una EPROM de 8 KB, el 8754 con una EPROM de 16 KB y el 8758 con una EPROM de 32 KB.   

Los microcontroladores 80C537 (sin ROM) y 80C517 (con ROM de 8 KB) son versiones CMOS diseñadas para la industria automotriz . Las mejoras incluyen principalmente periféricos nuevos y optimizados. El 80C5x7 cuenta con mecanismos de seguridad contra fallos, procesamiento de señales analógicas, capacidades de temporizador mejoradas y un periférico aritmético de 32 bits. Otras características incluyen:

• Memoria RAM integrada de 256 bytes
• 256 bits directamente direccionables
• Memoria externa para programas y datos ampliable hasta 64  KB.
• Convertidor analógico-digital de 8 bits con 12 entradas multiplexadas.
• El periférico aritmético puede realizar multiplicaciones de 16×16 a 32 bits, divisiones de 32/16 a 16 bits, desplazamientos de 32 bits y operaciones de normalización de 32 bits.
• Ocho punteros de datos en lugar de uno para el direccionamiento indirecto de la memoria de programa y de datos externos.
• Instalaciones de vigilancia ampliadas
• Nueve puertos de E/S
• Dos interfaces seriales dúplex completo con generadores de velocidad de transmisión individuales.
• Cuatro sistemas de interrupción de nivel de prioridad, 14 vectores de interrupción
• Tres modos de ahorro de energía

• Fuentes secundarias de Intel MCS-51
• 
  AMD D87C51
• 
  Fujitsu MBL8031AH
• 
  MHS S-80C31
• 
  OKI M80C31
• 
  Philips PCB80C31
• 
  Signetics SCN8031
• 
  Temic TS80C32X2

Actualmente, los 8051 siguen estando disponibles como componentes discretos, pero se utilizan principalmente como núcleos de propiedad intelectual de silicio . ^{[ 35 ]} Disponibles en código fuente de lenguaje de descripción de hardware (como VHDL o Verilog ) o en forma de lista de conexiones FPGA , estos núcleos se integran normalmente en sistemas embebidos, en productos que van desde unidades flash USB hasta lavadoras y complejos sistemas de comunicación inalámbrica en un chip . Los diseñadores utilizan núcleos IP de silicio 8051 debido a su menor tamaño y menor consumo de energía, en comparación con procesadores de 32 bits como la serie ARM Cortex-M , MIPS y BA22.

Los diseños posteriores del núcleo 8051 han aumentado el rendimiento manteniendo la compatibilidad con el conjunto de instrucciones MCS-51 original. El Intel 8051 original era un motor de microcódigo que utilizaba 12 ciclos de microcódigo síncronos por ciclo de máquina para minimizar el número de puertas lógicas NMOS que consumían energía en resistencias pull-up pasivas. La mayoría de las instrucciones se ejecutaban en uno o dos ciclos de máquina. A la frecuencia de reloj máxima típica de 12  MHz, los tipos 8051 originales ejecutaban un millón de instrucciones de un ciclo, o 500 000 instrucciones de dos ciclos, por segundo. El cambio a CMOS con resistencias pull-up FET de canal P activas permite implementar el núcleo sin microcódigo. Los núcleos IP 8051 mejorados funcionan a un ciclo de reloj por ciclo de máquina. Con frecuencias de reloj de hasta 450  MHz, un procesador compatible con 8051 puede ejecutar hasta 450 millones de instrucciones por segundo.

• ABOV: Series MC94F, MC95F, MC96F
• Analog Devices (anteriormente Maxim Integrated, originalmente Dallas): serie DS80, etc. ^{[ 36 ]}
• Serie Cypress PSoC CY8C3xxxx , que tiene una interfaz USB 2.0 dedicada ^{[ 37 ].}
• Jin Rui (marca CACHIP): Microcontroladores de 8 bits de la familia CA51Fx . ^{[ 38 ]}
• Infineon: XC800
• Mentor Graphics: M8051EW, etc., diseñado para Mentor por SYNTILL8 ^{[ 39 ]}
• Megawin: series 74, 82, 84, 86, 87 y 89
• Microchip (anteriormente Atmel ): AT89C51, AT89S51 , AT83C5134, etc. ^{[ 9 ]}
• NXP: Series NXP700 y NXP900
• Siemens de 8 bits: SAB 8035/8048, SAB 80512/80532, SAB 80513, SAB 8352-2/8352-5, SAB 80(C)515/80(C)535, SAB 83515, SAB 80(C)517/80(C)537, SAB 8051A/8031A, SAB 8052A/8032A, SAB 8052B/8032B, SAB80C52/80C32, SDA 30C164-2 (sin ROM) ^{[ 40 ]}
• SoC de medición de electricidad Silergy : 71M6511, 71M6513, 71M6531, 71M6533, 71M6534, 71M6542, 71M6543 ^{[ 41 ]} SoC de medición de energía : 78M6631, 78M6618, 78M6613, 78M6612 ^{[ 42 ]}
• Silicon Labs : serie C8051 y serie EFM8 ^{[ 7 ]}
• Tecnología de almacenamiento de silicio : MCU FlashFlex51 (SST89E52RD2, SST89E54RD2, SST89E58RD2, SST89E516RD2, SST89V52RD2, SST89V54RD2, SST89V58RD2, SST89V516RD2) ^{[ 43 ]}
• STC Micro: series STC89C51RC, STC90C51RC, STC90C58AD, STC10F08XE, STC11F60XE, STC12C5410AD, STC12C5202AD, STC12C5A60S2, STC12C5628AD, STC15F100, STC15F204EA, STC15F2K60S2, STC15F4K60S2, STC15F101W, STC15F408AD, STC15W104, STC15W408S, STC15W201S, STC15W408AS, STC15W1K16S y STC15W4K56S4 ^{[ 44 ]}
• Taifatech TF470, backend RISC de ciclo único ^{[ 45 ]}
• Familias de SoC de RF CC111x, CC24xx y CC25xx de Texas Instruments
• WCH ( Nanjing Qinheng Microelectronics ): CH551, CH552, CH554, CH546, CH547, CH548, CH558, CH559 ^{[ 46 ]}

Existen varias variantes con un procesador de señal digital (DSP) adicional de 16 bits (por ejemplo, para codificación/decodificación MP3 o Vorbis ) con hasta 675 millones de instrucciones por segundo (MIPS) ^{[ 47 ]} e interfaz USB 2.0 integrada ^{[ 48 ]} o como propiedad intelectual ^{[ 49 ]} .

En 1996, Intel anunció la familia MCS-151, una variante hasta 6 veces más rápida, ^{[ 1 ]} totalmente compatible a nivel binario y de conjunto de instrucciones con el 8051. A diferencia del 8051, el MCS-151 es una CPU segmentada, con un bus de código interno de 16 bits y una velocidad 6 veces superior. Intel también descontinuó la familia MCS-151, pero aún se encuentra ampliamente disponible en variantes compatibles a nivel binario y parcialmente mejoradas.

El microcontrolador 80251 de 8/16/32 bits con un espacio de direcciones de 16  MB ( 24 bits ) y un ciclo de instrucciones seis veces más rápido fue presentado por Intel en 1996. ^{[ 1 ] [ 50 ]} Puede funcionar como un 8051 de 8 bits, tiene direccionamiento lineal de 24 bits , una ALU de 8 bits, instrucciones de 8 bits, instrucciones de 16 bits, un conjunto limitado de instrucciones de 32 bits, 16 registros de 8 bits, 16 registros de 16 bits (8 de los cuales se superponen con pares de registros de 8 bits) y 10 registros de 32 bits (8 de los cuales se superponen con pares de registros de 16 bits). ^{[ 51 ]}

Incluye instrucciones extendidas ^{[ 52 ] [ 53 ]} y variantes posteriores con mayor rendimiento. ^{[ 54 ]} También está disponible como propiedad intelectual (PI). ^{[ 55 ]} Tiene una arquitectura segmentada de 3 etapas. La familia MCS-251 también fue descontinuada por Intel, pero está ampliamente disponible en variantes compatibles binarias y parcialmente mejoradas de muchos fabricantes.

Las nuevas instrucciones 80251 se asignan a códigos de operación en el rango x 8– x F , y se seleccionan utilizando el código de operación A5, anteriormente no utilizado, como prefijo de código de operación de una de dos maneras: ^{[ 56 ] : 4–13}

• En el "modo binario", el funcionamiento es totalmente compatible con el 8051, y todas las instrucciones nuevas deben ir precedidas de A5 .
• En el modo de código fuente, se debe agregar un byte de prefijo A5 a todas las instrucciones 8051 en el rango x6 – xF del código 8051 existente . (Esto generalmente lo realiza el ensamblador ). Los bytes de código de operación sin prefijo en este rango codifican las nuevas instrucciones 80251. (Los bytes de código de operación x6 – x7 no están asignados, pero están disponibles para futuras expansiones).

En general , las nuevas instrucciones del 80251 tienen una longitud de dos bytes (sin incluir el prefijo A5 ), donde el primer byte especifica la operación y el segundo codifica dos operandos de registro de 4 bits, o un operando de registro y cuatro bits de código de operación adicionales.

• DS80C390
• Controlador LCD Hitachi HD44780 con interfaz compatible con XRAM.
• Intel PL/M-51
• Kit de diseño de sistemas SDK-51

Libros

• Mazidi; McKinlay; Mazidi (2012). El microcontrolador 8051: Un enfoque de sistemas . Pearson. 648 págs. ISBN 978-0-13-508044-3.
• Schultz, Thomas (2008). C y el 8051 (4.ª  ed.). Thomas W. Schultz. 464 págs. ISBN 978-0-9783995-0-4.
• Steiner, Craig (2005). El microcontrolador 8051/8052: arquitectura, lenguaje ensamblador e interfaz de hardware . Universal-Publishers. 348 págs. ISBN 978-1-58112-459-0.
• Calcutt; Cowan; Parchizadeh (2000). Microcontroladores 8051: Hardware, Software y Aplicaciones . Elsevier. 329 págs. ISBN 978-0-340-67707-0.
• Axelson, Jan (1994). El libro de ideas sobre microcontroladores: circuitos, programas y aplicaciones con el microcontrolador 8052-BASIC . Lakeview Research LLC. 277 págs. ISBN 978-0-9650819-0-0.
• Payne, William (19 de diciembre de 1990) [1990]. Controlador integrado FORTH para la familia 8051 (tapa dura). Boston: Academic Press. 528 págs. ISBN 978-0-12-547570-9.

Intel

• Manual del usuario de la familia de microcontroladores MCS-51 ; Intel; 1994; número de publicación 121517.
• Guía del usuario del ensamblador de macros MCS-51 ; Intel; número de publicación 9800937.
• Controladores integrados de 8 bits ; Intel; 1991; número de publicación 270645-003 .
• Manual de microcontroladores ; Intel; 1984; número de publicación 210918-002 .
• Especificación arquitectónica preliminar y descripción funcional del microcontrolador 8051 ; Intel; 44 páginas; 1980.

Varios

• Hennig-Roleff, Werner (1993-02-01) [1988]. "HEX.DOC: EASM51 - HEX Format (elektor Assembler)" . SIM51 . 1.04 (en alemán). Archivado del original el 11 de agosto de 2017. Recuperado el 8 de diciembre de 2021 .(Además del formato EASM , el archivo HEX.DOC analiza varios formatos de archivos hexadecimales de Intel , Motorola , Tektronix , MOS Technology y elektor ).

Contenido multimedia relacionado con MCS-51 en Wikimedia Commons

• Tutorial completo para microcontroladores 8051
• El sitio web de origen para tutoriales y simulador para 8051
• Circuitos de interfaz básicos del 8051
• Implementación de código abierto en VHDL 8051 (Oregano Systems)