Conjunto de instrucciones alternativo

El conjunto de instrucciones alternativo (AIS) es una arquitectura de conjunto de instrucciones secundaria única que se encuentra en la serie VIA C3 de CPU x86-32 fabricadas por VIA Technologies . Se accede al modo de procesador oculto ejecutando la instrucción x86 JMPAI( 0F 3F). ^{[ 1 ]} Si el modo AIS está habilitado, el procesador realizará un JMP EAX ^{[ 2 ]} y comenzará a ejecutar instrucciones AIS en la dirección del registro EAX . El uso de AIS permite el acceso nativo al núcleo RISC diseñado por Centaur Technology dentro del procesador. ^{[ 3 ]}

El fabricante describe el Conjunto de Instrucciones Alternativas como "un conjunto extendido de instrucciones enteras, MMX , de punto flotante y 3DNow! junto con registros adicionales y algunas formas de instrucciones más potentes". ^{[ 2 ]} Cada instrucción AIS tiene como prefijo la secuencia de 3 bytes 0x8D8400seguida de la instrucción de 32 bits; esta forma de prefijo para las instrucciones AIS hace que parezcan instrucciones de Carga de Dirección Efectiva x86 ( LEA). En 2018, el investigador Christopher Domas informó que el prefijo 0x620405(x86 BOUND) también funcionaba.

Una propuesta realizada en 2002 para agregar soporte AIS al Ensamblador de Red (NASM) fue rechazada parcialmente en 2005, basándose en que NASM era un ensamblador x86 y AIS es un conjunto de instrucciones independiente. ^{[ 4 ]} Un ensamblador está disponible a partir de la investigación de Domas de 2018. ^{[ 5 ]}

En 2007, una patente nombró algunas instrucciones de microcódigo como loady storehacia/desde la RAM principal, y loadPRAMy storePRAMhacia/desde la RAM privada dentro del procesador. ^{[ 6 ]} El equipo de verificación de Centaur Technologies, en un documento de 2014 sobre el VIA Nano , incluyó algunas listas cortas de microinstrucciones que incluían ADDIG, JLINK, JMP_ALL, MVIG, NLOOPE, STORE_PRAM, además de microoperaciones XADDy XSUB. Se demostró que las microoperaciones tienen un formato que incluye los campos opcode, exec unit, src width, src1, src2, dest width, dest, write flags?y end routine?. ^{[ 7 ]}

En mayo de 2021 se añadieron al archivo de Bitsavers una referencia de programación de 2002 para el conjunto de instrucciones alternativo ^{[ 8 ]} y una nota de aplicación adjunta ^{[ 1 ] .}

Desde el modo x86, la disponibilidad del conjunto de instrucciones alternativo se puede detectar ejecutando un CPUID con el registro EAX configurado 0xc0000001y luego examinando el registro EDX. Si el bit 0 de EDX está configurado en 1, entonces se admite AIS. Si el bit 1 de EDX también está configurado en 1, entonces AIS está habilitado. ^{[ 9 ]} Si la CPU admite AIS, entonces su estado se puede verificar y modificar a través de los registros específicos del modelo , verificando y configurando el registro de control de características (FCR, registro 0x1107). Si el bit 0 (" ALTINST") está configurado en 1, entonces AIS está habilitado. ^{[ 9 ]}

La función de inicialización del kernel de Microsoft Windows NT KiGetFeatureBits()desactiva de forma proactiva el modo de instrucción alternativa (AIS) al arrancar. ^{[ 10 ]} Si se ejecuta la instrucción de salto x86 JMPAIcuando el modo AIS está desactivado, el procesador generará una excepción de instrucción no válida. ^{[ 11 ]} La activación del bit de habilitación de AIS requiere acceso privilegiado y debe realizarse mediante una secuencia de lectura-modificación-escritura . ^{[ 11 ]}

En 2018, Christopher Domas descubrió que algunos procesadores Samuel 2 venían con el conjunto de instrucciones alternativo habilitado por defecto y que, al ejecutar instrucciones AIS desde el espacio de usuario , era posible obtener una escalada de privilegios del Anillo 3 al Anillo 0. ^{[ 5 ]} Domas había realizado ingeniería inversa parcial del conjunto de instrucciones AIS utilizando fuzzing automatizado contra un clúster de siete clientes ligeros . ^{[ 12 ]} Domas utilizó los términos "núcleo profundamente integrado" (DEC) más "conjunto de instrucciones profundamente integrado" (DEIS) para el conjunto de instrucciones RISC, "instrucción de lanzamiento" para JMPAI, "instrucción puente" para el envoltorio de prefijo x86, "registro de configuración global" para el Registro de Control de Características (FCR), y le dio al exploit el nombre inspirado en la física " Rosenbridge ". ^{[ 5 ]}

• NEC V20/V30 , una CPU compatible con x86 que implementa un esquema similar para entrar y salir de un modo de conjunto de instrucciones alternativo para admitir las instrucciones Intel 8080 .