Integración a escala de obleas

La integración a escala de oblea ( WSI , por sus siglas en inglés) es un sistema de construcción de redes de circuitos integrados de gran tamaño (comúnmente llamados "chips") a partir de una oblea de silicio completa para producir un único "superchip". Se esperaba que la combinación de gran tamaño y empaquetamiento reducido de WSI condujera a una reducción drástica de los costos para algunos sistemas, en particular las supercomputadoras masivamente paralelas , pero ahora se está empleando para el aprendizaje profundo . El nombre proviene del término integración a escala muy grande , el estado del arte cuando se estaba desarrollando WSI.

En el proceso normal de fabricación de circuitos integrados, se produce un único cristal cilíndrico grande ( boule ) de silicio y luego se corta en discos conocidos como obleas. Luego, las obleas se limpian y pulen para prepararlas para el proceso de fabricación. Se utiliza un proceso fotográfico para crear un patrón en la superficie donde se debe depositar material sobre la oblea y donde no. Se deposita el material deseado y se retira la máscara fotográfica para la siguiente capa. A partir de ese momento, la oblea se procesa repetidamente de esta manera, colocando capa tras capa de circuitos sobre la superficie.

Se depositan múltiples copias de estos patrones en la oblea en forma de cuadrícula a lo largo de su superficie. Una vez que se han trazado los patrones en todas las ubicaciones posibles, la superficie de la oblea parece una hoja de papel cuadriculado, con líneas de cuadrícula que delimitan los chips individuales. Cada una de estas ubicaciones de cuadrícula se prueba para detectar defectos de fabricación mediante un equipo automatizado. Las ubicaciones que se encuentran defectuosas se registran y se marcan con un punto de pintura (este proceso se conoce como "entintar un troquel" y las técnicas de fabricación de obleas más modernas ya no requieren marcas físicas para identificar el troquel defectuoso). Luego, la oblea se corta con una sierra para cortar los chips individuales. Esos chips defectuosos se desechan o se reciclan, mientras que los chips que funcionan se colocan en un embalaje y se vuelven a probar para detectar cualquier daño que pueda ocurrir durante el proceso de embalaje.

Los defectos en la superficie de las obleas y los problemas durante el proceso de estratificación/deposición son imposibles de evitar y provocan que algunos de los chips individuales sean defectuosos. Los ingresos procedentes de los chips de trabajo restantes tienen que pagar el coste total de la oblea y su procesamiento, incluidos los chips defectuosos descartados. Por tanto, cuanto mayor sea el número de chips de trabajo o mayor el rendimiento , menor será el coste de cada chip individual. Para maximizar el rendimiento, se desea que los chips sean lo más pequeños posible, de modo que se pueda obtener un mayor número de chips de trabajo por oblea. ^{[ aclaración necesaria ]}

Una fracción significativa del costo de fabricación (normalmente entre el 30% y el 50%) ^{[ cita requerida ]} está relacionada con las pruebas y el empaquetado de los chips individuales. Otro costo está asociado con la conexión de los chips a un sistema integrado (normalmente a través de una placa de circuito impreso ). La integración a escala de obleas busca reducir este costo, así como mejorar el rendimiento, mediante la construcción de chips más grandes en un único paquete: en principio, chips tan grandes como una oblea completa. ^{[ cita requerida ]}

Por supuesto, esto no es fácil, ya que, dadas las fallas de las obleas, un único diseño grande impreso en una oblea casi siempre no funcionaría. Un objetivo constante ha sido desarrollar métodos para manejar las áreas defectuosas de las obleas mediante lógica, en lugar de eliminarlas de la oblea. Generalmente, este enfoque utiliza un patrón de cuadrícula de subcircuitos y "recablea" alrededor de las áreas dañadas utilizando la lógica adecuada. Si la oblea resultante tiene suficientes subcircuitos en funcionamiento, se puede utilizar a pesar de las fallas.

La mayor parte de la pérdida de rendimiento en la fabricación de chips proviene de defectos en las capas de transistores o en las capas inferiores de metal de alta densidad. Otro enfoque, el tejido de interconexión de silicio (Si-IF), no tiene ninguno de estos defectos en la oblea. Si-IF coloca solo capas de metal de densidad relativamente baja en la oblea, aproximadamente la misma densidad que las capas superiores de un sistema en un chip , utilizando la oblea solo para interconexiones entre pequeños chiplets desnudos muy compactos . ^[1] Se han estudiado procesadores basados ​​en Si-IF ^[2] y conmutadores de red ^{[3] .}

En los años 70 y 80, muchas empresas intentaron desarrollar sistemas de producción WSI, pero todas fracasaron. Texas Instruments e ITT Corporation lo vieron como una forma de desarrollar microprocesadores complejos y reingresar a un mercado en el que estaban perdiendo terreno, pero ninguna de ellas lanzó ningún producto .

Gene Amdahl también intentó desarrollar WSI como método para fabricar una supercomputadora, iniciando Trilogy Systems en 1980 ^{[4] [5] [6]} y obteniendo inversiones de Groupe Bull , Sperry Rand y Digital Equipment Corporation , quienes (junto con otros) proporcionaron una financiación estimada en 230 millones de dólares. El diseño requería un chip cuadrado de 2,5" con 1200 pines en la parte inferior.

El esfuerzo se vio afectado por una serie de desastres, incluidas inundaciones que retrasaron la construcción de la planta y más tarde arruinaron el interior de la sala limpia. Después de gastar aproximadamente 1 ⁄ 3 del capital sin nada que mostrar a cambio, Amdahl finalmente declaró que la idea solo funcionaría con un rendimiento del 99,99%, lo que no sucedería hasta dentro de 100 años. Utilizó el capital inicial restante de Trilogy para comprar Elxsi , un fabricante de superminicomputadoras, en 1985. Los esfuerzos de Trilogy finalmente terminaron y "se convirtieron" en Elxsi. ^[7]

En 1989, Anamartic desarrolló una memoria de pila de obleas basada en la tecnología de Ivor Catt , ^[8] pero la empresa no pudo asegurar un suministro suficientemente grande de obleas de silicio y cerró en 1992.

El 19 de agosto de 2019, la empresa estadounidense de sistemas informáticos Cerebras Systems presentó su progreso de desarrollo de WSI para la aceleración del aprendizaje profundo . El chip Wafer-Scale Engine (WSE-1) de Cerebras tiene 46.225 ^mm2 (215 mm × 215 mm), alrededor de 56 veces más grande que la matriz de GPU más grande. Lo fabrica TSMC utilizando su proceso de 16 nm. El WSE-1 cuenta con 1,2 billones de transistores, 400.000 núcleos de IA, 18 GB de SRAM en chip, ancho de banda de tejido en oblea de 100 Pbit/s y ancho de banda de E/S fuera de oblea de 1,2 Pbit/s. El precio y la velocidad de reloj no se han revelado. ^[9] En 2020, el producto de la empresa, el CS-1, se probó en simulaciones de dinámica de fluidos computacional . En comparación con la supercomputadora Joule de NETL , la CS-1 era 200 veces más rápida y consumía mucha menos energía. ^[10]

En abril de 2021, Cerebras anunció el WSE-2, con el doble de transistores y un rendimiento declarado del 100%, ^[11] lo que se logra diseñando un sistema en el que se puede obviar cualquier defecto de fabricación. ^[11] El sistema Cerebras CS-2, que incorpora el WSE-2, se encuentra en producción en serie .

En marzo de 2024, Cerebras anunció el WSE-3 con el doble de rendimiento que el anterior poseedor del récord, el Cerebras WSE-2, con el mismo consumo de energía y por el mismo precio. Está destinado al entrenamiento de IA y se basa en el proceso de 5 nm de TSMC. ^[12]

• Envasado a nivel de oblea

• "Microcircuitos gigantes para ordenadores superrápidos", Jim Schefter, Popular Science , enero de 1984, págs. 66-67, 155