WD16

La unidad más pequeña de memoria direccionable y escribible es el byte de 8 bits . Los bytes también pueden almacenarse en la mitad inferior de los registros R0 a R5. ^{[ 10 ]}

Las palabras de 16 bits se almacenan en formato little-endian , con los bytes menos significativos en la dirección más baja. Las palabras siempre se alinean con direcciones de memoria pares. Las palabras pueden almacenarse en los registros R0 a R7.

Las palabras dobles de 32 bits solo se pueden almacenar en pares de registros, donde la palabra de menor valor se guarda en el registro de menor número. Los valores de 32 bits se utilizan en las instrucciones MUL, DIV y algunas instrucciones de rotación y desplazamiento aritmético .

Los valores de punto flotante tienen 48 bits de longitud y solo se pueden almacenar en memoria. Este formato se sitúa a medio camino entre los formatos de punto flotante de precisión simple y doble. Se almacenan en un formato middle-endian inusual , a veces denominado "PDP-endian". Los valores de punto flotante siempre se alinean a direcciones pares. La primera palabra contiene el signo, el exponente y el byte más significativo de la mantisa. La siguiente dirección superior contiene los dos bytes centrales de la mantisa, y la siguiente dirección superior contiene los dos bytes menos significativos de la mantisa. El formato completo es el siguiente:

1. Un signo de 1 bit para el número completo, que es cero para positivo.

2. Un exponente de base dos de 8 bits en notación de exceso de 128 con un rango de +127 a -128. El único número válido con un exponente de -128 es el cero absoluto (todo ceros).

3. Una mantisa de 40 bits con el bit más significativo implícito.

Las direcciones de 16 bits del WD16 pueden acceder directamente a 64 KB de memoria. El WD16 no ofrece ninguna gestión o protección de memoria inherente. En la aplicación AM-100, las últimas 256 ubicaciones de memoria se asignan al espacio del puerto . ^{[ 11 ]} Como la mayoría de los ordenadores AM-100 se utilizaban como ordenadores multiusuario, la memoria solía ampliarse más allá de 64K con conmutación de bancos . Aunque el AM-100 podía configurarse para hasta 22 usuarios y 512 Kilobytes de RAM, ^{[ 7 ]} una configuración de memoria típica para un AM-100 de 9 usuarios podría estar en el rango de 352 Kilobytes. ^{[ 12 ]} En 1981 se ofreció una unidad de gestión de memoria AM-700 opcional para el AM-100/T que permitía la segmentación de memoria en incrementos de 256 bytes. ^{[ 13 ]} 

Los siguientes ocho modos se pueden aplicar a cualquier registro general. Sus efectos al aplicarse a R6 (el puntero de pila, SP) y R7 (el contador de programa, PC) se detallan por separado en las siguientes secciones.

En los modos de índice y de índice diferido, X es un valor de 16 bits tomado de la segunda palabra de la instrucción. En las instrucciones de doble operando, ambos operandos pueden usar estos modos. Dichas instrucciones tienen una longitud de tres palabras.

Las operaciones de autoincremento y autodecremento en un registro se realizan de 1 en instrucciones de byte, de 2 en instrucciones de palabra y de 2 siempre que se utilice un modo diferido, ya que la cantidad a la que apunta el registro es un puntero (de palabra).

Cuando se especifica R7 (el contador de programa), cuatro de los modos de direccionamiento producen efectos útiles de forma natural:

El modo absoluto, cuya sintaxis combina los modos inmediato y diferido, tiene dos usos comunes. El primero consiste en acceder a las ubicaciones reservadas del procesador en 0000-003F. El segundo, en especificar registros de entrada/salida en el espacio de puertos, ya que los registros de cada dispositivo tienen direcciones de memoria específicas. El modo relativo tiene una sintaxis más sencilla y se utiliza con mayor frecuencia para referirse a variables de programa y destinos de salto. Un programa que utiliza exclusivamente el modo relativo (y el modo relativo diferido) para referencias internas es independiente de la posición ; no requiere ninguna suposición sobre su propia ubicación, por lo que puede cargarse en una ubicación de memoria arbitraria, o incluso moverse, sin necesidad de ajustar sus direcciones para reflejar su ubicación. Al calcular dichas direcciones en relación con la ubicación actual, el procesador realiza la reubicación sobre la marcha.

Los modos inmediato y absoluto son, respectivamente, modos de autoincremento y autoincremento diferido aplicados al contador de programa (PC). Cuando la palabra auxiliar está presente en la instrucción, el PC para la siguiente instrucción se incrementa automáticamente más allá de dicha palabra. Dado que el PC siempre apunta a palabras, la operación de autoincremento se realiza siempre con un paso de 2.

R6, también escrito SP, se utiliza como pila de hardware para trampas e interrupciones. Una convención impuesta por el conjunto de modos de direccionamiento que proporciona el WD16 es que la pila crece hacia abajo (hacia direcciones más bajas) a medida que se agregan elementos a ella. Cuando se aplica un modo a SP, o a cualquier registro que el programador elija usar como pila de software, los modos de direccionamiento tienen los siguientes efectos:

Aunque las pilas de software pueden contener bytes, SP siempre apunta a una pila de palabras. Las operaciones de autoincremento y autodecremento en SP siempre se realizan con un paso de 2.

Los cuatro bits de orden superior especifican la operación a realizar. Dos grupos de seis bits especifican el modo de direccionamiento del operando de origen y el modo de direccionamiento del operando de destino, tal como se definió anteriormente. Este grupo de instrucciones ocupa el 75 % de los códigos de operación disponibles.

Algunas instrucciones de dos operandos utilizan un modo de direccionamiento para un operando y un registro para el segundo operando:

Los siete bits de orden superior especifican la operación a realizar, seis bits especifican el modo de direccionamiento del operando y tres bits especifican un registro o un par de registros. Cuando se utiliza un par de registros (que se indica a continuación como "Reg+1:Reg"), Reg contiene la parte de orden inferior del operando. El siguiente registro de orden superior contiene la parte de orden superior del operando (o el resto).

Los diez bits de orden superior especifican la operación a realizar, y el bit 15 generalmente selecciona el direccionamiento por byte o por palabra. Un único grupo de seis bits especifica el operando, tal como se definió anteriormente.

Los siete bits de orden superior y los bits 5 y 4 especifican la operación a realizar. Un único grupo de tres bits especifica el registro. Un campo de conteo de cuatro bits contiene un valor inmediato pequeño o un contador. En todos los casos, se suma uno a este campo, lo que da como resultado un rango de 1 a 16.

Los ocho bits de orden superior especifican la operación a realizar. Dos grupos de cuatro bits especifican el modo de direccionamiento de origen y destino, así como el registro. Si el campo I = 0, el registro designado contiene la dirección del operando, equivalente al modo de direccionamiento (Rn). Si el campo I = 1, el registro designado contiene la dirección del operando, equivalente al modo de direccionamiento @0(Rn).

Los códigos de operación F500 a FFFF se asignan a un cuarto microprocesador para implementar once instrucciones de punto flotante adicionales. No hay evidencia de que este cuarto microprocesador haya sido fabricado. Cuando un procesador WD16 estándar ejecuta los códigos de operación F500 a FFFF, se activa la interrupción del código de operación reservado, cargando el contador de programa (PC) desde 001A.

Los diez bits de orden superior especifican la operación a realizar. Dos grupos de tres bits especifican los registros de origen y destino. En todos los casos, el registro de origen contiene la dirección de la primera palabra o byte de memoria que se va a mover, y el registro de destino contiene la dirección de la primera palabra o byte de memoria que recibirá los datos que se están moviendo. El número de palabras o bytes que se mueven se almacena en R0 como un entero sin signo. El valor oscila entre 1 y 65536. Estas instrucciones son totalmente interrumpibles.

El byte de orden superior de la instrucción especifica la operación. El byte de orden inferior es un desplazamiento de palabra con signo relativo a la posición actual del contador de programa. Esto permite saltos hacia adelante y hacia atrás en el código. El rango máximo de salto es de +128 a -127 palabras desde el código de la operación de salto.

En la mayoría de las instrucciones de salto, la decisión de si se ejecuta o no depende del estado de los códigos de condición. Una instrucción de salto suele ir precedida de una instrucción CMP (comparar) o BIT (prueba de bit) de dos operandos, o de una instrucción TST (prueba) de un operando. Las instrucciones aritméticas y lógicas también establecen los códigos de condición. A diferencia de los procesadores Intel con arquitectura x86 , las instrucciones MOV también los establecen, por lo que una instrucción de salto podría utilizarse para realizar un salto dependiendo de si el valor movido es cero o negativo.

El alcance limitado de las instrucciones de salto implicaba que, a medida que el código crecía, las direcciones de destino de algunos saltos podían volverse inaccesibles. El programador cambiaba la instrucción Bcc de una palabra por la instrucción JMP de dos palabras. Como JMP no tiene formas condicionales, el programador cambiaba Bcc a su sentido opuesto para evitar el salto JMP.

SOB (Restar uno y saltar) es otra instrucción de salto condicional. El registro especificado se decrementa en 1 y, si el resultado no es cero, se realiza un salto inverso basado en el desplazamiento de palabra de 6 bits.

JSR llama a una subrutina. Un grupo de seis bits especifica el modo de direccionamiento. La instrucción JSR puede guardar cualquier registro en la pila. Los programas que no necesitan esta característica especifican PC como el registro ( JSR PC, address) y la subrutina regresa usando RTN PC. Si una rutina se llama con, por ejemplo JSR R4, address, entonces el valor anterior de R4 se guardaría en la parte superior de la pila y la dirección de retorno (justo después de JSR) estaría en R4. Esto permite que la rutina obtenga acceso a valores codificados en línea especificando (R4)+ o a punteros en línea especificando @(R4)+. El autoincremento avanza más allá de estos datos, hasta el punto en el que se reanuda el código del llamador. Dicha rutina especificaría RTN R4para regresar a su llamador.

Esta JSR PC,@(SP)+forma se puede utilizar para implementar corrutinas . Inicialmente, la dirección de entrada de la corrutina se coloca en la pila y, a partir de ese momento, la JSR PC,@(SP)+instrucción se utiliza tanto para la llamada como para la instrucción de retorno. El resultado de esta instrucción JSR es intercambiar el contenido del contador de programa (PC) y el elemento superior de la pila, lo que permite que las dos rutinas intercambien el control y reanuden su ejecución desde donde cada una finalizó con el intercambio anterior.

PRTN elimina varios parámetros de la pila y regresa. PRTN es la respuesta del WD16 a la compleja instrucción MARK del PDP-11. A diferencia de MARK, PRTN se ejecuta en el espacio de programa y puede usar cualquier registro como registro de enlace. Para esta explicación, se usará R5 como registro de enlace. Primero, el llamador coloca R5 en la pila. Luego, se puede colocar cualquier número de argumentos de palabra en la pila. El llamador coloca entonces el número de palabras de argumento + 1 en R5. El llamador ejecuta una JSR R5,addressinstrucción que coloca el número de palabras de argumento + 1 en la pila, coloca la dirección de retorno en R5 y salta a la subrutina. Después de ejecutar su código, la subrutina termina con un PRTN R5. PRTN duplica el número en la parte superior de la pila y lo agrega a SP, eliminando los parámetros. Luego PRTN continúa regresando al llamador con el equivalente a un RTN R5, cargando R5 en PC y extrayendo R5.

Estas instrucciones tienen un código de operación de 13 bits y un argumento de registro de tres bits.

Estas instrucciones se utilizan para implementar llamadas al sistema operativo (supervisor). Todas tienen un argumento de registro de seis bits. SVCB y SVCC están diseñadas para que un argumento al sistema operativo pueda utilizar la mayoría de los modos de direccionamiento compatibles con el conjunto de instrucciones nativo.

Los cuatro códigos de condición en la palabra de estado del procesador (PSW) son:

• N indica un valor negativo
• Z indica una condición cero (igual)
• V indica una condición de desbordamiento , y
• C indica una condición de acarreo .