UALink

Ultra Accelerator Link ( UALink ) es una especificación abierta para una interconexión entre chips y un bus serie entre aceleradores de IA . Es codesarrollado por Alibaba , AMD , Apple , Astera Labs , AWS , Cisco , Google , Hewlett Packard Enterprise , Intel , Meta , Microsoft y Synopsys . ^{[ 1 ]} El Consorcio UALink se constituyó oficialmente como organización y consorcio de la industria electrónica en 2024, para promover y desarrollar UALink.

Su primera especificación proporcionará interconectividad específicamente para una red escalable. La especificación UALink inicial de la versión 1.0 de 200 Gbps se basa en la capa física IEEE P802.3dj de 200 Gb/s (Ultra Ethernet). Cada nodo del sistema está compuesto por un host y tantos aceleradores como sean necesarios, y es administrado por una imagen de sistema operativo. Los aceleradores pueden conectarse al host mediante diversos protocolos de interconexión ( CXL , PCIe , XGMI, CHI c2c, Infinity Fabric ). Los conmutadores UALink (ULS) conectan hasta 1024 aceleradores dentro de un "pod" de IA, donde a cada acelerador se le asigna un identificador de enrutamiento único de 10 bits. Cada puerto del conmutador UALink se conecta a un acelerador distinto. ^{[ 2 ]} Se espera que AMD Infinity Fabric sea el principal protocolo de memoria compartida. ^{[ 3 ]}

La especificación debía estar disponible para los miembros colaboradores en 2024. ^{[ 4 ]} La versión 1.0 (UALink_200) se lanzó al público en 2025. Los miembros del público pueden descargar una "copia de evaluación" después de proporcionar información de contacto. ^{[ 5 ]}

La versión 2.0 de la especificación se publicó en abril de 2026. ^{[ 6 ]}

• Ethernet
• Tejido infinito
• NVLink

• Consorcio Ultra Ethernet (mantiene una relación de intercambio de borradores con IEEE P802.3dj)