Articulo de referencia

Titan (procesador)

Titan era una familia planificada de núcleos de microprocesadores basados ​​en Power ISA de 32 bits diseñados por Applied Micro Circuits Corporation (AMCC), pero fue descartada ...

Titan era una familia planificada de núcleos de microprocesadores basados ​​en Power ISA de 32 bits diseñados por Applied Micro Circuits Corporation (AMCC), pero fue descartada en 2010. [ 1 ] Applied Micro optó por continuar el desarrollo del núcleo PowerPC 400 en su lugar, en un proceso de fabricación de 40 nm. 

Detalles

Fue diseñado para ser la base de procesadores integrados y soluciones de sistema en un chip  (SoC). Si bien ofrecía un alto rendimiento, alcanzando velocidades de hasta 2 GHz, mantenía una eficiencia energética excepcional, consumiendo tan solo 2,5 W por núcleo . Donde normalmente existe una compensación entre rendimiento y consumo, AMCC utilizó la tecnología Fast14 de Intrinsity para crear un microprocesador extremadamente eficiente que combinaba alto rendimiento con bajo consumo y una fabricación CMOS  de 90 nm relativamente económica . Al utilizar transistores NMOS y prescindir de biestables , el diseño da como resultado un chip con menos transistores que los diseños tradicionales, reduciendo así el coste. El diseño permite implementaciones de SoC de doble núcleo con un consumo inferior a 15 W. Existían planes para versiones de uno, dos y cuatro núcleos.

El Titan contaba con un nuevo núcleo superescalar de 8-9 etapas con ejecución fuera de orden y un novedoso diseño de caché de CPU de tres etapas . Pequeñas cachés de instrucciones y datos de 4/4 KiB en el "nivel 0" se ubican antes de las cachés L1 tradicionales de 32/32 KiB y una caché L2 de hasta 1 MB que se compartirá entre todos los núcleos (admitiendo hasta cuatro). El Titan era compatible con la arquitectura Power ISA v.2.04 .

Implementaciones

  • APM 83290 : Las primeras implementaciones del diseño del núcleo Titan, con nombre en clave Gemini . [ 2 ] Dos  núcleos de 1,5 GHz con FPU , caché L2 compartida de 512 kB, controlador DDR2, motor de seguridad, DMA multicanal y motor de E/S para Gigabit Ethernet, PCIe, USB, RapidIO y SATA. Comenzó a distribuirse en octubre de 2009.El procesador está diseñado para aplicaciones de telecomunicaciones y planos de control. Se fabrica utilizando la tecnología CMOS a granel de 90 nm de TSMC  para reducir costes.Archivado el 18 de agosto de 2011 en Wayback Machine.

Referencias

  1. "AMCC vuelve a intentarlo con los procesadores multinúcleo" . EETimes. 27 de septiembre de 2010. Consultado el 14 de julio de 2011 .
  2. "AMCC y TSMC le dan un nuevo enfoque a la tecnología MPU de IBM" . EETimes. 25 de septiembre de 2009. Consultado el 14 de julio de 2011 .
  • Comunicado de prensa de AMCC archivado el 6 de mayo de 2008 en Wayback Machine .
  • Procesador AMCC de arquitectura Power de próxima generación – Titan – Power.org
  • AMCC impulsa su presencia en el segmento de gama alta del mercado de sistemas PowerPC integrados – EETimes
  • Intrinsity Nets PowerPC FastCore de 2 GHz y 4000 DMIPS – Market Wire