Proyecto IRAM de Berkeley

El proyecto Berkeley IRAM fue un proyecto de investigación de 1996 a 2004 en la División de Ciencias de la Computación de la Universidad de California, Berkeley , que exploró la arquitectura de computadoras posibilitada por el amplio ancho de banda entre la memoria y el procesador, posible cuando ambos están diseñados en el mismo circuito integrado (chip). ^{[ 1 ]} Dado que se preveía que dicho chip consistiría principalmente en memoria de acceso aleatorio (RAM), con una parte menor necesaria para la unidad central de procesamiento (CPU), el equipo de investigación utilizó el término "RAM inteligente" (o IRAM) para describir un chip con esta arquitectura. ^{[ 2 ] [ 3 ]} Al igual que el proyecto J-Machine en el MIT, el objetivo principal de la investigación era evitar el cuello de botella de Von Neumann que ocurre cuando la conexión entre la memoria y la CPU es un bus de memoria relativamente estrecho entre circuitos integrados separados.

Debido a la fuerte presión competitiva, la tecnología empleada para cada componente de un sistema informático —principalmente CPU, memoria y almacenamiento externo— se selecciona generalmente para minimizar el costo necesario para alcanzar un determinado nivel de rendimiento. Aunque tanto el microprocesador como la memoria se implementan como circuitos integrados, la tecnología predominante utilizada para cada uno difiere; la tecnología del microprocesador optimiza la velocidad y la tecnología de la memoria optimiza la densidad. Por esta razón, la integración de memoria y procesador en el mismo chip se ha limitado (en su mayor parte) a la memoria de acceso aleatorio estática (SRAM), que puede implementarse utilizando tecnología de circuitos optimizada para el rendimiento lógico, en lugar de la memoria de acceso aleatorio dinámica (DRAM), más densa y de menor costo, que no lo es. Sin embargo, el acceso del microprocesador a la memoria externa consume tiempo y energía, lo que limita significativamente el rendimiento del procesador. Por esta razón, se ha desarrollado una arquitectura informática que emplea una jerarquía de sistemas de memoria, en la que la memoria estática se integra con el microprocesador para el almacenamiento temporal y fácilmente accesible (o caché) de datos que también se conservan fuera del chip en la DRAM. ^{[ 4 ]} Dado que la memoria caché en el chip es redundante, su presencia aumenta el costo y el consumo de energía. El objetivo del proyecto de investigación IRAM era determinar si (en algunas aplicaciones informáticas) se podía lograr un mejor equilibrio entre coste y rendimiento con una arquitectura en la que la DRAM estuviera integrada en el chip con el procesador, eliminando así la necesidad de una caché de memoria estática redundante , aunque la tecnología utilizada no fuera la óptima para la implementación de la DRAM.

Si bien es cierto que Berkeley IRAM no alcanzó el mismo reconocimiento que Berkeley RISC , el proyecto IRAM fue, sin duda, influyente. Aunque las propuestas iniciales de IRAM se centraron en las ventajas y desventajas de la CPU y la DRAM, la investigación de IRAM se concentró posteriormente en los conjuntos de instrucciones vectoriales. Sus publicaciones fueron pioneras en la incorporación del procesamiento vectorial y los conjuntos de instrucciones vectoriales en los microprocesadores, y varios microprocesadores comerciales, como Intel Advanced Vector Extensions (AVX), adoptaron posteriormente extensiones de conjuntos de instrucciones de procesamiento vectorial .

• Bowman, N., Cardwell, N., Kozyrakis, C., Romer, C., Wang, H. (1997). "Evaluación de arquitecturas existentes en sistemas IRAM". Primer taller sobre la combinación de lógica y DRAM, 24.º Simposio Internacional sobre Arquitectura de Computadoras.
• Hennessy, JL y Patterson, DA (2007) Arquitectura de computadoras: un enfoque cuantitativo, cuarta edición, Elsevier.
• Kozyrakis, CE, Perissakis, S., Patterson, D., Anderson, T., Asanovic, K., Cardwell, N., Fromm, R., Golbus, J., Gribstad, B., Keeton, K., Thomas, R., Treuhaft, N., Yelick, K. (1997) "Procesadores escalables en la era de los mil millones de transistores: IRAM" Computer 30 (9) pp. 75 – 78.doi : 10.1109/2.612252 .
• Kozyrakis, C.; Patterson, D. (1998). "Una nueva dirección para la investigación en arquitectura de computadoras" Computer, 31 (11), pp. 24 – 32.doi : 10.1109/2.730733 .
• Kozyrakis, CE, Patterson, DA (2003). "Procesadores vectoriales escalables para sistemas embebidos" IEEE Micro ' 23 (6) p. 36. doi : 10.1109/MM.2003.1261385 .
• Patterson, D. (1995). "Microprocesadores en 2020", El siglo del estado sólido: Scientific American presenta, págs. 62-67 .
• Patterson, D., Anderson, T., Cardwell, N., Fromm, R., Keeton, K., Kozyrakis, C., Thomas, R., y Yelick, K. (1997). «Un argumento a favor de la RAM inteligente», IEEE Micro, 17 (2), pp. 34 – 44. doi : 10.1109/40.592312
• Patterson, D., Asanovic, K., Brown, A., Fromm, R., Golbus, J., Gribstad, B., Keeton, K., Kozyrakis, C., Martin, D., Perissakis, S., Thomas, R., Treuhaft, N., Yelick, K. (1997). "Memoria RAM inteligente (IRAM): el entorno industrial, aplicaciones y arquitecturas". Actas de la Conferencia Internacional IEEE de 1997 sobre Diseño de Computadoras: VLSI en Computadoras y Procesadores (ICCD '97), págs . 2-7 .doi : 10.1109/ICCD.1997.628842 .

• El proyecto IRAM de Berkeley
• Lista de publicaciones del proyecto IRAM de Berkeley