Pendiente subumbral

La pendiente del subumbral es una característica de la relación corriente-voltaje de un MOSFET .

En la región subumbral , el comportamiento de la corriente de drenaje (aunque está controlada por el terminal de compuerta ) es similar a la corriente decreciente exponencial de un diodo con polarización directa . Por lo tanto, un gráfico de la corriente de drenaje en función del voltaje de compuerta con los voltajes de drenaje, fuente y volumen fijos exhibirá un comportamiento aproximadamente log-lineal en este régimen operativo del MOSFET. Su pendiente es la pendiente subumbral.

La pendiente del subumbral es también el valor recíproco de la oscilación del subumbral S _s-th que normalmente se expresa como: ^[1]

$S_{s-ésimo}=\ln(10){kT \sobre q}\left(1+{C_{d} \sobre C_{ox}}\right)$

$Estilo de visualización C_{d}$ = capacitancia de la capa de agotamiento

$C_{ox}$ = capacitancia de óxido de compuerta

${kT \sobre q}$ = voltaje térmico

La oscilación mínima del subumbral de un dispositivo convencional se puede encontrar dejando y/o , que dan (conocido como límite termoiónico) y 60 mV/dec a temperatura ambiente (300 K). Una oscilación del subumbral experimental típica para un MOSFET escalado a temperatura ambiente es ~70 mV/dec, ligeramente degradada debido a los parásitos del MOSFET de canal corto. ^[2] $\textstyle {C_{d}}\rightarrow 0$ $\textstyle {C_{ox}}\rightarrow \infty$ $S_{s-ésimo,\min}=\ln(10){kT \sobre q}$

Una década corresponde a un aumento de 10 veces de la corriente de drenaje I _D .

Un dispositivo caracterizado por una pendiente de subumbral pronunciada exhibe una transición más rápida entre estados apagado (corriente baja) y encendido (corriente alta).

Referencias

^ Física de dispositivos semiconductores , SM Sze. Nueva York: Wiley, 3.ª ed., con Kwok K. Ng, 2007, capítulo 6.2.4, pág. 315, ISBN 978-0-471-14323-9 .
^ Auth, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brazier, M.; Bost, M.; Buehler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C. (2012). "Una tecnología CMOS de 22 nm de alto rendimiento y bajo consumo que incluye transistores tri-gate totalmente agotados, contactos autoalineados y capacitores MIM de alta densidad". Simposio de 2012 sobre tecnología VLSI (VLSIT) . p. 131. doi :10.1109/VLSIT.2012.6242496. ISBN 978-1-4673-0847-2.S2CID23675687 .

Enlaces externos

Optimización de transistores CMOS de potencia ultrabaja; Michael Stockinger, 2000

[1] Física de dispositivos semiconductores , SM Sze. Nueva York: Wiley, 3.ª ed., con Kwok K. Ng, 2007, capítulo 6.2.4, pág. 315, ISBN 978-0-471-14323-9 .

[Intel22-2] Auth, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brazier, M.; Bost, M.; Buehler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C. (2012). "Una tecnología CMOS de 22 nm de alto rendimiento y bajo consumo que incluye transistores tri-gate totalmente agotados, contactos autoalineados y capacitores MIM de alta densidad". Simposio de 2012 sobre tecnología VLSI (VLSIT) . p. 131. doi :10.1109/VLSIT.2012.6242496. ISBN 978-1-4673-0847-2.S2CID23675687 .