Hispanopedia WikiUn amplificador de detección es un circuito que se utiliza para amplificar y detectar señales débiles en sistemas electrónicos. Se usa comúnmente en circuitos de memoria , como la memoria de acceso aleatorio dinámico (DRAM) , para leer y amplificar las señales débiles almacenadas en las celdas de memoria.
En la memoria de las computadoras modernas, un amplificador de detección es uno de los elementos que componen el circuito de un chip de memoria semiconductor ( circuito integrado ); el término en sí se remonta a la era de la memoria de núcleo magnético . [ 1 ] Un amplificador de detección forma parte del circuito de lectura que se utiliza cuando se leen datos de la memoria; su función es detectar las señales de baja potencia de una línea de bits que representa un bit de datos (1 o 0) almacenado en una celda de memoria , y amplificar la pequeña variación de voltaje a niveles lógicos reconocibles para que los datos puedan ser interpretados correctamente por la lógica externa a la memoria. [ 2 ]
Los circuitos modernos de amplificación de detección constan de dos a seis (generalmente cuatro) transistores , mientras que los primeros amplificadores de detección para memoria de núcleo a veces contenían hasta 13 transistores. [ 3 ] Hay un amplificador de detección por cada columna de celdas de memoria, por lo que normalmente hay cientos o miles de amplificadores de detección idénticos en un chip de memoria moderno. Por lo tanto, los amplificadores de detección son uno de los pocos circuitos analógicos que quedan en el subsistema de memoria de una computadora.
Estructura básica
Se requiere un amplificador de detección durante la operación de lectura y actualización de datos de la memoria correspondiente.
Funcionamiento del chip de memoria
Los datos en un chip de memoria semiconductor se almacenan en pequeños circuitos llamados celdas de memoria . Los amplificadores de detección se aplican principalmente en celdas de memoria volátil . Las celdas de memoria son celdas SRAM o DRAM , dispuestas en filas y columnas en el chip. Cada línea está conectada a cada celda en la fila. Las líneas que recorren las filas se denominan líneas de palabra y se activan al aplicarles un voltaje. Las líneas que recorren las columnas se denominan líneas de bits , y dos de estas líneas de bits complementarias están conectadas a un amplificador de detección en el borde de la matriz. El número de amplificadores de detección es igual al número de líneas de bits en el chip. Cada celda se encuentra en la intersección de una línea de palabra y una línea de bits específicas, que se pueden usar para "direccionarla". Los datos en las celdas se leen o escriben mediante las mismas líneas de bits que recorren la parte superior de las filas y columnas. [ 4 ]
Operación de SRAM
Para leer un bit de una celda de memoria específica, se activa la línea de palabra a lo largo de la fila de la celda, lo que habilita todas las celdas de la fila. El valor almacenado (lógica 0 o 1) de la celda llega entonces a las líneas de bits asociadas. El amplificador de detección, situado al final de las dos líneas de bits complementarias, amplifica las pequeñas tensiones a un nivel lógico normal. El bit de la celda deseada se almacena en un búfer desde el amplificador de detección de la celda y se envía al bus de salida. [ 5 ]
Operación de DRAM
El funcionamiento del amplificador de detección en la DRAM es bastante similar al de la SRAM, pero realiza una función adicional. Los datos en los chips DRAM se almacenan como carga eléctrica en pequeños condensadores dentro de las celdas de memoria. La operación de lectura agota la carga de una celda, destruyendo los datos; por lo tanto, después de leer los datos, el amplificador de detección debe escribirlos inmediatamente de nuevo en la celda aplicándole un voltaje para recargar el condensador. Esto se denomina actualización de memoria .
Objetivos de diseño
Como parte de su diseño, los amplificadores de detección buscan lograr un retardo de detección mínimo, el nivel de amplificación requerido, un consumo mínimo de energía, adaptarse a áreas de diseño restringidas y ofrecer alta fiabilidad y tolerancia.
Véase también
Referencias
- ↑ Manual de mantenimiento del PDP-8 , Digital Equipment Corporation, F-87, 2/66, 1966; páginas 4-1 a 4-13.
- ↑ Una SRAM de bajo consumo que utiliza reciclaje de carga de línea de bits para operaciones de lectura y escritura, Revista IEEE de Circuitos de Estado Sólido, 2010 IEEE
- ↑ Manual de mantenimiento del PDP-8 , Digital Equipment Corporation, F-87, 2/66, 1966; página 10-9 dibujo RS-B-G007.
- ↑ Caracterización del desplazamiento de entrada del amplificador de detección SRAM para la predicción del rendimiento en CMOS de 28 nmConferencia sobre Circuitos Integrados Personalizados (CICC), IEEE 2011
- ↑ Amplificador de detección para SRAM., Prof.: Der-Chen Huang, Universidad Nacional Chung Hsing
Enlaces externos
- Productos de monitoreo de derivación actuales
- Descripción general de la detección de corriente
- Amplificador de detección de alta velocidad para aplicaciones SRAM.
- Almacenamiento en caché de datos en búferes de filas DRAM
- Memoria
- Tecnología de semiconductores