Autobús STE

El STEbus (también llamado bus IEEE-1000 ^{[1] ) es un} bus de computadora no propietario, independiente del procesador, con 8 líneas de datos y 20 líneas de dirección. Fue popular para los sistemas de control industrial a fines de la década de 1980 y principios de la de 1990 antes de que la omnipresente IBM PC dominara este mercado. STE significa ST andard Eurocard . ^[2]

Aunque ya no es competitivo en su mercado original, es una opción válida para los aficionados que desean fabricar sistemas informáticos "caseros". ^{[ editorializing ]} El Z80 y probablemente el CMOS 65C02 son procesadores posibles para utilizar. ^{[ non sequitur ]} El bus estandarizado permite a los aficionados interactuar con los diseños de los demás.

A principios de los años 80, había muchos sistemas de bus propietarios, cada uno con sus propias fortalezas y debilidades. La mayoría había crecido de manera ad hoc, generalmente alrededor de un microprocesador en particular. El bus S-100 se basa en señales Intel 8080 , el bus STD en torno a señales Z80 , el bus SS-50 en torno al Motorola 6800 y el bus G64 en torno a señales 6809. Esto dificultaba la interconexión con otros procesadores. La actualización a un procesador más potente cambiaba sutilmente los tiempos, y las restricciones de tiempo no siempre estaban especificadas con precisión. Tampoco lo estaban los parámetros eléctricos y las dimensiones físicas. Por lo general, se utilizaban conectores de borde para el bus, que eran vulnerables a la suciedad y la vibración.

El VMEbus había proporcionado una solución de alta calidad para procesadores de 16 bits de alto rendimiento, utilizando conectores DIN 41612 fiables y tamaños de placa Eurocard y sistemas de bastidor bien especificados . Sin embargo, estos sistemas eran demasiado costosos cuando una aplicación solo necesitaba un modesto procesador de 8 bits .

A mediados de los años 1980, el estándar STEbus abordó estos problemas especificando algo así como un VMEbus simplificado para procesadores de 8 bits. Las señales del bus son lo suficientemente genéricas como para que los procesadores de 8 bits puedan interactuar con ellas fácilmente. El tamaño de la placa era normalmente el de una Eurocard de una sola altura (100 mm x 160 mm), pero también permitía placas de doble altura (233 x 160 mm). ^[3] Esta última posicionó el conector del bus de modo que pudiera fusionarse perfectamente con los sistemas de bus VME.

El grupo de trabajo IEEE P1000 inicialmente consideró simplemente repintar el bus STD , reemplazando su conector de borde de tarjeta con el conector DIN41612. Pero decidieron crear un bus de 8 bits de alto rendimiento completamente nuevo. Decidieron hacer un bus más parecido al VMEbus y Futurebus . El STEbus fue diseñado para ser independiente del fabricante, independiente del procesador y tener capacidad multimaster. ^[4]

El STEbus tuvo mucho éxito en su época y recibió el estándar oficial IEEE 1000-1987.

Había muchos procesadores disponibles en tarjetas STEbus, en una amplia gama de precios y rendimiento. Estas placas incluían las Intel 8031 , 8085 , 8088 , 80188 ; las National Semiconductor 32008 y 32016 ; las Motorola 6809 , 68000 y 68008 ; las Zilog Z80 y Z280 ; la Hitachi HD64180 ; y la Inmos Transputer . ^[4]

El STEbus está diseñado para microprocesadores de 8 bits . Los procesadores que normalmente utilizan un bus de datos más amplio ( 16 bits , etc.) pueden utilizar el STEbus si el procesador puede manejar datos en fragmentos de un byte de ancho, lo que le da al esclavo tanto tiempo como sea necesario para responder. ^[1]

El STEbus admitía procesadores desde el popular Z80, el 6809, hasta el 68020. El único micro popular que no se presentó fue el 6502, porque no admitía de forma natural estados de espera durante la escritura. El CMOS 65C02 no tenía esta deficiencia, pero era más raro y más caro que el NMOS 6502 y el Z80. El 6809 utilizaba estiramiento de ciclo.

Las placas periféricas incluían placas de prototipos, controladores de discos, tarjetas de vídeo, E/S seriales, E/S analógicas y digitales. El STEbus logró su objetivo de proporcionar un sistema de montaje en bastidor lo suficientemente robusto para uso industrial, con placas fácilmente intercambiables e independencia del procesador. ^[5]

Los investigadores describen los sistemas STEbus como robustos, adaptables y rentables. ^[6]

El mercado de STEbus comenzó a declinar a medida que el IBM PC avanzaba hacia los sistemas de control industrial. Los clientes optaron por productos basados ​​en PC porque la base de software era más grande y más barata. Más programadores estaban familiarizados con el PC y no tenían que aprender nuevos sistemas.

Los costes de memoria bajaron, por lo que había menos motivos para tener una expansión de memoria basada en bus cuando se podía tener mucha en la placa del procesador. Así que, a pesar de las desventajas, los fabricantes crearon sistemas de PC industriales y finalmente abandonaron otros sistemas de bus. Con el tiempo, los sistemas de PC eliminaron la necesidad de jaulas para tarjetas y placas base al pasar al formato PC/104 , en el que las placas se apilan unas sobre otras. Aunque no está tan bien diseñado como el STEbus, el PC/104 es lo suficientemente bueno para muchas aplicaciones. ^{[ cita requerida ]} Los principales fabricantes de su período pico ahora admiten STEbus principalmente por la buena voluntad de los antiguos clientes que les compraron muchos productos. ^{[ cita requerida ] [ editorialización ]}

A partir de 2013, algunos fabricantes aún admiten STEbus, G64, Multibus II y otros sistemas de bus heredados. ^[7]

El IEEE ha retirado el estándar, no por ningún fallo, sino porque ya no es lo suficientemente activo como para actualizarlo.

Eurocard 3U : El tamaño más común era la Eurocard de 100 x 160 mm.

Eurocard 6U : poco común, a veces se utiliza en placas híbridas VMEbus

DIN 41612 , filas a y c, paso de 0,1".

Las placas híbridas VME/STE tienen el STEbus y el VMEbus compartiendo el conector VME P2, las señales VME en la fila b. Por este motivo, las placas STEbus no pueden usar la fila b para ningún propósito.

Señales bajas activas indicadas por un asterisco.

GND: Tensión de referencia de tierra

+5V: Alimenta la mayoría de la lógica.

+12 V y -12 V: principalmente útiles para la alimentación del búfer RS232. Los +12 V se han utilizado para programar generadores de voltaje. Ambos se pueden utilizar en circuitos analógicos, pero tenga en cuenta que se trata principalmente de rieles de alimentación para circuitos digitales y, como tales, suelen tener ruido digital. Se recomienda algún desacoplamiento o regulación local para circuitos analógicos.

VSTBY: Voltaje en espera. Opcional. Esta línea se especifica como 5 V (+0 a +5 %), hasta 1 A. Sin embargo, algunas placas han utilizado esta línea para llevar un voltaje de respaldo de batería a las placas que lo suministran o lo consumen. Una batería de NiCad de 3,6 V es una fuente común. La especificación STEbus no es estricta en cuanto a la fuente de donde debe obtenerse.

En la práctica, esto significa que la mayoría de las placas que requieren alimentación de respaldo tienden a actuar de manera segura y tienen una batería incorporada, a menudo con un enlace que les permite suministrar o aceptar energía de VSTBY. Por lo tanto, puede terminar con más baterías en su sistema de las que necesita y, en ese caso, debe tener cuidado de que no haya más de una batería que accione VSTBY.

D0...7: Bus de datos. Tiene solo 8 bits de ancho, pero la mayoría de los periféricos de E/S o mapeados en memoria están orientados a bytes.

A0...19: Bus de direcciones. Permite direccionar hasta 1 MB de memoria. La tecnología actual es tal que los procesadores que requieren grandes cantidades de memoria tienen esta en la placa del procesador, por lo que no es una gran limitación. El espacio de E/S está limitado a 4K, para simplificar la decodificación de direcciones de E/S a un nivel práctico. Un solo 74LS688 en cada placa esclava puede decodificar A11...A4 para ubicar las placas esclavas de E/S en cualquier dirección de E/S con alineación de 16 bytes. ^{[1] [8]} Normalmente se utilizan 8 pequeños puentes o una sola unidad de 8 interruptores DIP o dos interruptores rotatorios hexadecimales codificados en binario para dar a cada placa esclava de E/S una dirección única. ^[1]

CM0...2: Modificadores de comandos. Indican la naturaleza del ciclo de transferencia de datos.

Una placa de procesador simple puede activar CM2 en modo alto para todos los accesos al bus, activar CM1 desde una señal de memoria/no_IO y CM0 desde una señal de lectura/no_escritura. El estado bajo de CM2 se utiliza únicamente durante las fases de "solicitud de atención" (para interrupciones y/o ciclos de DMA) para el modo de respuesta explícita. Cuando se utiliza el modo de respuesta implícita, el bus maestro sondea las placas esclavas para encontrar cuál ha activado la solicitud de atención y restablecer la fuente de señal. En ese caso, no se utiliza la búsqueda de vectores.

ATNRQ0...7*: Solicitudes de atención. Están reservadas para que las placas envíen señales para llamar la atención del procesador, un término que abarca las interrupciones y el acceso directo a memoria (DMA). La elección inteligente de la señal no obliga a que estas líneas sean de tipos específicos, como interrupciones enmascarables, interrupciones no enmascarables o DMA.

La cantidad de solicitudes de atención refleja la función prevista del STEbus en los sistemas de control en tiempo real. Se pueden codificar ocho líneas por prioridad en tres bits, lo que representa una cantidad de líneas razonablemente práctica para manejar.

BUSRQ0...1* y BUSAK0...1*: solicitudes de bus y reconocimiento de bus. Opcional. Utilizado por sistemas multimaestro.

La cantidad de solicitudes de atención refleja que el STEbus pretende ser simple. Los sistemas con un solo maestro son la norma, pero estas señales permiten que los sistemas tengan maestros de bus secundarios si es necesario.

DATSTB*: Data Strobe (estroboscópico de datos). Es la señal principal en los ciclos de transferencia de datos.

DATACK*: Confirmación de datos. Un esclavo activará esta señal cuando deba confirmar la finalización segura de una transferencia de datos a través del STEbus. Esto permite que los sistemas STEbus utilicen tarjetas enchufables con una amplia variedad de velocidades, una mejora con respecto a los sistemas de bus anteriores que requieren que todo funcione a la velocidad del dispositivo más lento.

TFRERR*: Error de transferencia. Un esclavo activará esta señal al reconocer la finalización errónea de una transferencia de datos a través del STEbus.

ADRSTB*: señal de dirección estroboscópica. Esta señal indica que el bus de direcciones es válido. Originalmente, esto tenía algún uso práctico en las placas DRAM que podían comenzar a estrobear las líneas de dirección en los chips DRAM antes de que el bus de datos estuviera listo. La especificación STEbus se confirmó más tarde para decir que los esclavos no podían iniciar transferencias hasta que DATSTB* estuviera listo, por lo que ADRSTB* se ha vuelto bastante redundante. Hoy en día, los maestros STEbus pueden simplemente generar DATSTB* y ADRSTB* a partir de la misma señal lógica. Los esclavos simplemente notan cuándo DATSTB* es válido (ya que la definición del bus insiste en que la dirección también será válida al mismo tiempo que los datos). ADRSTB* también permite que un maestro de bus conserve la propiedad del bus durante ciclos indivisibles de lectura-modificación-escritura, permaneciendo activo durante dos pulsos DATSTB*. La secuencia coincide con la del bus del 68008. Otras CPU pueden requerir lógica adicional para crear ciclos de lectura-modificación-escritura.

SYSCLK: Reloj del sistema. Fijo en 16 MHz. Ciclo de trabajo del 50 %.

SYSRST*: Reinicio del sistema. ^[9]

La placa base conecta todos los conectores DIN en paralelo, de modo que una tarjeta de expansión STEbus recibe las mismas señales sin importar en qué ranura de la placa base esté conectada. ^[8]

La señal SYSCLK debe ser controlada por una sola placa del sistema. Como se explica en la norma, esta señal debe ser generada por el controlador del sistema.

El controlador del sistema también se encarga del arbitraje del bus en caso de que haya varios maestros. Cuando solo hay un maestro, no se necesita el controlador del sistema y la placa maestra puede generar SYSCLK.

• Las entradas de señal deben ser disparadoras Schmitt
• Solo una carga TTL por señal de línea de bus por placa
• Las salidas de señal deben tener un abanico de salida de 20
• La placa base puede tener hasta 21 conectores
• Longitud máxima de 50 mm de la línea de señal del bus en la placa PCB
• Longitud máxima de la línea de señal del bus: 500 mm
• Se recomienda terminación de bus activa (270R pull-up a 2,8 V)
• Los chips de la serie 7400 se utilizan a menudo para construir placas de control personalizadas, conectadas directamente al STEbus. ^[8]

• Estándar STEbus (IEEE1000) (disponible para suscriptores y miembros del IEEE) 8. 1988. doi :10.1109/IEEESTD.1988.122133. ISBN 0-7381-4593-9.
• Coste del STEbus (ISO/IEC 10859:1997): 192 francos suizos