aceleración TLS

Tarjeta PCI aceleradora SSL de Sun Microsystems, presentada en 2002.

La aceleración TLS (anteriormente conocida como aceleración SSL ) es un método para descargar el cifrado de clave pública intensivo en procesador para Transport Layer Security (TLS) y su predecesor Secure Sockets Layer (SSL) ^{[ 1 ]} a un acelerador de hardware.

Normalmente, esto significa tener una tarjeta independiente que se conecta a una ranura PCI en una computadora que contiene uno o más coprocesadores capaces de manejar gran parte del procesamiento SSL.

Los aceleradores TLS pueden usar CPU comerciales , pero la mayoría utiliza chips ASIC y RISC personalizados para realizar la mayor parte del trabajo computacional complejo.

Principio de funcionamiento de la aceleración TLS

La parte más costosa computacionalmente de una sesión TLS es el protocolo de enlace TLS, donde el servidor TLS (generalmente un servidor web) y el cliente TLS (generalmente un navegador web) acuerdan una serie de parámetros que establecen la seguridad de la conexión. Durante el protocolo de enlace TLS, el servidor y el cliente establecen claves de sesión (claves simétricas, utilizadas durante la duración de una sesión determinada), pero el cifrado y la firma de los mensajes del protocolo de enlace TLS se realizan mediante claves asimétricas, lo que requiere mayor capacidad de cálculo que la criptografía simétrica utilizada para el cifrado/descifrado de los datos de la sesión.

Normalmente, un acelerador TLS de hardware descarga el procesamiento del protocolo de enlace TLS, dejando que el software del servidor procese la criptografía simétrica, menos compleja , del intercambio de datos TLS propiamente dicho . Sin embargo, algunos aceleradores gestionan todas las operaciones TLS y finalizan la conexión, de modo que el servidor solo recibe conexiones descifradas. En ocasiones, los centros de datos emplean servidores dedicados para la aceleración TLS en una configuración de proxy inverso .

Soporte para procesador central

Las CPU x86 modernas admiten la codificación y decodificación del Estándar de Cifrado Avanzado (AES) por hardware, utilizando el conjunto de instrucciones AES propuesto por Intel en marzo de 2008.

Allwinner Technology proporciona un acelerador criptográfico de hardware en sus series de sistemas en chip ARM A10, A20, A30 y A80 , y todas las CPU ARM cuentan con aceleración en la arquitectura ARMv8 posterior. El acelerador proporciona el algoritmo de clave pública RSA , varios algoritmos de clave simétrica ampliamente utilizados , funciones hash criptográficas y un generador de números pseudoaleatorios criptográficamente seguro . ^[²^]

Véase también

Referencias

↑ Stewart, J. Michael; Kinsey, Denise (15 de octubre de 2020). Seguridad de redes, cortafuegos y VPN . Jones & Bartlett Learning. ISBN 978-1-284-23004-8.
↑ [ PARCHE v5 ] crypto: Agregar acelerador criptográfico Allwinner Security System a la lista de correo del kernel Linux ARM