SPARC T4

El SPARC T4 es un microprocesador multinúcleo SPARC presentado en 2011 por Oracle Corporation . El procesador está diseñado para ofrecer un alto rendimiento multihilo (8 hilos por núcleo, con 8 núcleos por chip), así como un alto rendimiento de un solo hilo desde el mismo chip. ^{[ 1 ]} El chip es el procesador de cuarta generación ^{[ 2 ]} de la familia T-Series. Sun Microsystems lanzó al mercado el primer procesador T-Series ( UltraSPARC T1 ) en 2005.

El chip es el primer chip SPARC de Sun/Oracle que utiliza subprocesos dinámicos ^{[ 3 ]} y ejecución fuera de orden . ^{[ 4 ]} Incorpora una unidad de punto flotante y una unidad criptográfica dedicada por núcleo. ^{[ 2 ]} Los núcleos utilizan la arquitectura SPARC versión 9 de 64 bits que funciona a frecuencias entre 2,85  GHz y 3,0  GHz, y están construidos en un proceso de 40 nm con un tamaño de chip de 403 mm² (0,625 pulgadas cuadradas ⁾ . ^{[ 1 ]}    

En la hoja de ruta de procesadores de Sun Microsystems de 2009 se describió un chip de ocho núcleos y ocho hilos por núcleo, fabricado en un  proceso de 40 nm y que funcionaba a 2,5  GHz. Su nombre en clave era "Yosemite Falls" y se preveía su lanzamiento para finales de 2011. Se esperaba que el procesador introdujera una nueva microarquitectura, con nombre en clave "VT Core". El sitio web de tecnología The Register especuló que este chip se llamaría "T4", siendo el sucesor del SPARC T3 . ^{[ 5 ]} El producto CPU Yosemite Falls permaneció en la hoja de ruta de procesadores de Oracle Corporation después de que la compañía adquiriera Sun a principios de 2010. ^{[ 6 ]} En diciembre de 2010, el vicepresidente de desarrollo de hardware de Oracle confirmó que el procesador T4 estaba diseñado para un rendimiento mejorado por hilo, con ocho núcleos y con un lanzamiento previsto en el plazo de un año. ^{[ 7 ] [ 8 ]}

El diseño del procesador se presentó en la conferencia Hot Chips de 2011. ^{[ 9 ]} Los núcleos (renombrados "S3" de "VT") incluían una tubería de enteros de 16 etapas de doble emisión y una tubería de punto flotante de 11 ciclos , ambas con mejoras respecto al núcleo anterior ("S2") utilizado en el procesador SPARC T3 . Cada núcleo tiene asociadas cachés L1  de datos de 16 KB y  de instrucciones de 16 KB , y una caché L2 unificada de 128 KB . Los ocho núcleos comparten una caché L3 de 4 MB , y el número total de transistores es de aproximadamente 855 millones. ^{[ 9 ]} El diseño fue el primer procesador SPARC de Sun/Oracle con ejecución fuera de orden ^{[ 10 ]} y fue el primer procesador de la familia SPARC T-Series en incluir la capacidad de emitir más de una instrucción por ciclo a las unidades de ejecución de un núcleo. ^{[ 11 ]}  

El procesador T4 se presentó oficialmente como parte de los servidores SPARC T4 de Oracle en septiembre de 2011. ^{[ 12 ]} Las primeras versiones del servidor en rack T4-1 de un solo procesador funcionaban a 2,85  GHz. ^{[ 3 ]} El T4-2 de doble procesador funcionaba a la misma  frecuencia de 2,85 GHz, y el servidor T4-4 de cuatro procesadores funcionaba a 3,0  GHz. ^{[ 13 ]}

El núcleo SPARC S3 también incluye un mecanismo de prioridad de subprocesos (denominado "subprocesos dinámicos") mediante el cual a cada subproceso se le asignan recursos según sus necesidades, lo que proporciona un mayor rendimiento. ^{[ 9 ]} La mayoría de los recursos del núcleo S3 se comparten entre todos los subprocesos activos, hasta un máximo de 8. Los recursos compartidos incluyen estructuras de predicción de bifurcaciones , varias entradas de búfer y recursos de ejecución fuera de orden. La asignación estática de recursos reserva los recursos a los subprocesos según una política que determina si el subproceso puede utilizarlos o no. Los subprocesos dinámicos asignan estos recursos a los subprocesos que están listos y los utilizarán, mejorando así el rendimiento. ^{[ 4 ]}

El rendimiento criptográfico también se incrementó con respecto al chip T3 gracias a mejoras de diseño que incluyen un nuevo conjunto de instrucciones criptográficas. ^{[ 8 ]} Los coprocesadores criptográficos por núcleo de UltraSPARC T2 y T3 se reemplazaron por aceleradores en el núcleo y criptografía basada en instrucciones. La implementación está diseñada para lograr cifrado y descifrado a velocidad de línea en los puertos Ethernet de 10 Gbit/s de SPARC T4. ^{[ 4 ]}

Se afirma que los cambios arquitectónicos ofrecen una mejora de 5x en el rendimiento de enteros de un solo hilo ^{[ 9 ]} y el doble de rendimiento de rendimiento por hilo en comparación con la generación anterior T3. ^{[ 4 ]} El resultado publicado de SPECjvm2008 para un T4-2 de 16 núcleos es de 454 ops/m ^{[ 14 ]} y de 321 ops/m ^{[ 15 ]} para el T3-2 de 32 núcleos, lo que representa una relación de 2,8x en el rendimiento por núcleo.

• "El procesador SPARC T4 ofrece un aumento de rendimiento para una amplia gama de cargas de trabajo" , www.oracle.com , Oracle Corporation
• "¡Festival de Geeks! Hablando sobre el diseño de los procesadores SPARC T4 y T5" , www.oracle.com , Oracle Corporation , 12 de octubre de 2012