Tiempos de memoria

Los tiempos de memoria o de RAM describen la información de temporización de un módulo de memoria o de la LPDDRx integrada. Debido a las características inherentes de la VLSI y la microelectrónica, los chips de memoria requieren tiempo para ejecutar completamente los comandos. Una ejecución demasiado rápida puede provocar corrupción de datos e inestabilidad del sistema. Con un tiempo adecuado entre comandos, los módulos/chips de memoria pueden conmutar completamente los transistores, cargar los condensadores y enviar correctamente la información al controlador de memoria. Dado que el rendimiento del sistema depende de la velocidad de uso de la memoria, esta temporización afecta directamente al rendimiento del sistema.

La temporización de la memoria de acceso aleatorio dinámica síncrona (SDRAM) moderna _{se indica comúnmente mediante cuatro parámetros: CL, TRCD, TRP y TRAS} en unidades de ciclos de reloj ; se suelen _escribir como cuatro números separados por guiones, por ejemplo _, 7-8-8-24. Las variaciones incluyen:

• El cuarto (t _RAS ) a menudo se omite.
• O a veces se añade una quinta, la tasa de comando (normalmente 2T o 1T, también escrita 2N, 1N o CR2).

Estos parámetros (como parte de un conjunto mayor) especifican la latencia del reloj de ciertos comandos específicos enviados a una memoria de acceso aleatorio . Los valores más bajos implican una menor espera entre comandos (determinada en ciclos de reloj ). Los sistemas Intel también cuentan con Gear 2 (tipo de engranaje 0) y Gear 4 (tipo de engranaje 1).

La latencia absoluta (y, por lo tanto, el rendimiento del sistema) depende tanto de los tiempos de memoria como de la frecuencia del reloj de la memoria. Al convertir los tiempos de memoria en latencia real, estos se expresan en ciclos de reloj , que para la memoria de doble velocidad de datos (DDR) equivalen a la mitad de la velocidad de transferencia comúnmente citada. Sin conocer la frecuencia del reloj, es imposible determinar si un conjunto de tiempos es más rápido que otro.

Por ejemplo, la memoria DDR3-2000 tiene una  frecuencia de reloj de 1000 MHz, lo que resulta en un  ciclo de reloj de 1 ns. Con este  reloj de 1 ns, una latencia CAS de 7 da una latencia CAS absoluta de 7  ns. La memoria DDR3-2666, más rápida (con un  reloj de 1333 MHz, o 0,75  ns exactos; el 1333 es un redondeo), puede tener una latencia CAS mayor de 9, pero a una frecuencia de reloj de 1333  MHz, el tiempo de espera para 9 ciclos de reloj es de solo 6,75  ns. Es por esta razón que la DDR3-2666 CL9 tiene una latencia CAS absoluta menor que la memoria DDR3-2000 CL7.

Para DDR3 y versiones posteriores (DDR4, DDR5), los cuatro parámetros de temporización descritos anteriormente no son los únicos relevantes y ofrecen una visión general muy breve del rendimiento de la memoria. Los parámetros de temporización completos, verificados por el fabricante, de un módulo de memoria se almacenan en el chip de detección de presencia en serie (SPD) del módulo. En los módulos DIMM DDR3 y DDR4 , este chip es una memoria flash PROM o EEPROM y contiene el formato de datos de la tabla de temporización estandarizado por JEDEC . Consulte el artículo sobre el SPD para ver la disposición de la tabla en las diferentes versiones de DDR y ejemplos de otra información de temporización de memoria presente en estos chips.

En algunos módulos DIMM, también existen perfiles de overclocking "verificados" en el SPD mediante los formatos XMP o Expo. Estos perfiles indican información de temporización más rápida (y voltajes más altos) que el fabricante ha verificado que funcionan con el módulo: los voltajes más altos tienden a reducir la latencia de la memoria (tiempo de estabilización) a costa de una mayor generación de calor. La BIOS de un PC puede permitir al usuario elegir entre perfiles JEDEC, perfiles XMP/Expo o definir sus propios ajustes de temporización para intentar aumentar el rendimiento (con el posible riesgo de una menor estabilidad).

En las CPU Alder Lake y posteriores, tRCD y tRP ya no están vinculados, mientras que antes Intel no permitía configurarlos con valores diferentes.

DDR4 introdujo soporte para FGR (refresco granular fino), con sus propios tiempos tRFC2 y tRFC4, mientras que DDR5 conservó solo tRFC2. ^{[ 1 ]}

El ancho de banda de la memoria mide su rendimiento y, por lo general, está limitado por la velocidad de transferencia, no por la latencia. Al intercalar el acceso a los múltiples bancos internos de la SDRAM, es posible transferir datos de forma continua a la velocidad máxima. Un mayor ancho de banda puede conllevar un aumento de la latencia. En particular, cada generación sucesiva de memoria DDR presenta velocidades de transferencia más altas, pero la latencia absoluta no varía significativamente. Especialmente al principio de su lanzamiento, la nueva generación suele tener una latencia mayor que la anterior. La arquitectura y los errores en las CPU también pueden influir en la latencia.

Aumentar el ancho de banda de la memoria, incluso incrementando la latencia, puede mejorar el rendimiento de un sistema informático con múltiples procesadores y/o múltiples hilos de ejecución. Un mayor ancho de banda también impulsará el rendimiento de los procesadores gráficos integrados que no tienen memoria de vídeo dedicada , sino que utilizan la RAM convencional como VRAM . Los procesadores x86 modernos están altamente optimizados con técnicas como las tuberías de instrucciones superescalares , la ejecución fuera de orden , la precarga de memoria , la predicción de dependencias de memoria y la predicción de bifurcaciones para cargar memoria de forma preventiva desde la RAM (y otras cachés) y así acelerar aún más la ejecución. Con esta complejidad derivada de la optimización del rendimiento, es difícil determinar con certeza los efectos que los tiempos de memoria pueden tener sobre el rendimiento. Las diferentes cargas de trabajo tienen diferentes patrones de acceso a la memoria y se ven afectadas de manera distinta en su rendimiento por estos tiempos de memoria.

En los sistemas Intel, la gestión y la sincronización de la memoria se gestionan mediante el Código de Referencia de Memoria (MRC), que forma parte de la BIOS y ajusta el funcionamiento del controlador de memoria integrado de la CPU. ^{[ 2 ] [ 3 ]} Gran parte de esto también se gestiona en Intel MEI , un sistema operativo Minix que se ejecuta en un núcleo dedicado en el PCH . Algunos de sus subfirmwares pueden afectar la latencia de la memoria.

La parte análoga de la BIOS en los sistemas AMD modernos es la AGESA . El controlador de memoria está integrado en la CPU/APU como parte de la interconexión en chip Infinity Fabric .

• Patrón de ojo : para visualizar la calidad de una señal digital.
• Sobreimpulso y diafonía : características que hacen que una señal digital se desvíe de la onda cuadrada ideal.

• Memoria DDR4 SDRAM: Comprensión de los parámetros de temporización - recurso para diseñadores de hardware (systemverilog.io)
• Guía de overclocking de DDR4 : explica cómo ajustar los tiempos primarios, secundarios y terciarios en los controladores de memoria Intel y AMD.
• Overclocking de Infinity Fabric en Zen2/3