Articulo de referencia

Complejo de raíces

Un ejemplo de la topología PCI Express, que muestra la posición de un complejo raíz. [1] En un sistema PCI Express (PCIe), un dispositivo complejo raíz conecta el subsistema de ...

Un ejemplo de la topología PCI Express, que muestra la posición de un complejo raíz. [1]

En un sistema PCI Express (PCIe), un dispositivo complejo raíz conecta el subsistema de CPU y memoria a la red de conmutación PCI Express compuesta por uno o más dispositivos PCIe o PCI. A veces, un complejo raíz se denomina puente raíz PCI . [2]

El complejo raíz genera solicitudes de transacciones en nombre de la CPU , que está interconectada a través de un bus local. La funcionalidad del complejo raíz puede estar integrada en el chipset y/o la CPU. Un complejo raíz puede contener más de un puerto PCI Express y se pueden conectar múltiples dispositivos de conmutación a los puertos del complejo raíz o en cascada. [3] [4]

Mapa de memoria del dispositivo

El complejo raíz PCIe contiene una copia maestra de una "tabla de configuración de tipo 1" que define el espacio de memoria del host al que se puede acceder desde cada dispositivo de punto final. Además, cada dispositivo de punto final PCIe contiene una copia maestra de su propio mapa de espacio de memoria en la memoria del sistema host como una "tabla de configuración de tipo 0". Esta tabla de configuración en cada dispositivo permite al host acceder a la memoria local de un dispositivo PCIe. Tanto las tablas de configuración de tipo 1 como las de tipo 0 son configuradas por el sistema operativo host que controla el complejo raíz mediante un proceso conocido como enumeración y que actúa para crear un mapa de memoria de dispositivo para el sistema consultando cada puente y dispositivo de punto final conectado en la red de bus. De manera similar, un puente PCIe actúa como un complejo raíz escalonado con una "tabla de configuración de tipo 0".

Referencias

  1. ^ Richard Solomon (17 de junio de 2015). "Conceptos básicos y antecedentes de PCI Express" (PDF) . PCI-SIG . pág. 26. Consultado el 12 de abril de 2016 .
  2. ^ "14. Protocolos — Compatibilidad con bus PCI — Documentación de la especificación UEFI 2.10". uefi.org . Consultado el 16 de noviembre de 2024 .
  3. ^ "Elección de la solución lógica programable adecuada para aplicaciones PCI Express". Archivado desde el original el 21 de febrero de 2011. Consultado el 31 de marzo de 2010 .
  4. ^ "Especificaciones del bus (controladores de dispositivos de escritura)". docs.oracle.com . Consultado el 14 de noviembre de 2020 .


Obtenido de "https://es.wikipedia.org/w/index.php?title=Complejo_raíz&oldid=1257796520"