Articulo de referencia

Inserción de repetidor

La inserción de repetidores es una técnica utilizada para reducir los retardos de tiempo asociados con líneas de cable largas en circuitos integrados. Esta técnica consiste en c...

La inserción de repetidores es una técnica utilizada para reducir los retardos de tiempo asociados con líneas de cable largas en circuitos integrados. Esta técnica consiste en cortar el cable largo en uno o más cables más cortos y luego insertar un repetidor entre cada par de cables cortos recién creados. [ 1 ]

El tiempo que tarda una señal en viajar de un extremo a otro de un cable se conoce como retardo de línea o simplemente retardo. En un circuito integrado, este retardo se caracteriza por RC , la resistencia del cable ( R ) multiplicada por su capacitancia ( C ). Así, si la resistencia del cable es de 100 ohmios y su capacitancia es de 0,01 microfaradios (μF), el retardo del cable es de un microsegundo (μs). [ 2 ]

La resistencia de un cable en un circuito integrado es directamente proporcional , o lineal , a su longitud. Si un  cable de 1 mm de longitud tiene una resistencia de 100 ohmios, entonces un cable de 2  mm de longitud tendrá una resistencia de 200 ohmios. [ 3 ]

Para simplificar nuestra explicación, la capacitancia de un cable también aumenta linealmente a lo largo de su longitud. Si un  tramo de cable de 1 mm tiene una capacitancia de 0,01 μF, un  tramo de 2 mm tendrá 0,02 μF, un  tramo de 3 mm tendrá 0,03 μF, y así sucesivamente.

Por lo tanto, el retardo de tiempo a través de un cable aumenta con el cuadrado de su longitud. Esto es cierto, en primera aproximación, para cualquier cable cuya sección transversal permanezca constante a lo largo de su longitud.

Una consecuencia de este comportamiento es que, mientras que un solo  cable de 2 mm de longitud tiene un retardo de 4  μs, dos  cables separados de 1 mm tienen un retardo de solo 1  μs cada uno y recorren la misma distancia en la mitad de tiempo. Al cortar el cable por la mitad, se puede duplicar su velocidad. [ 4 ]

Para que este truco científico funcione correctamente, se debe colocar un circuito activo entre los dos cables separados para que la señal pase de uno al otro. Un circuito activo utilizado para tal fin se conoce como repetidor . En un circuito integrado CMOS , el repetidor suele ser un simple inversor.

Reducir la latencia de un cable cortándolo por la mitad e insertando un repetidor se conoce como inserción de repetidor . El costo de este procedimiento es la nueva latencia adicional que introduce el repetidor, más el costo de energía, ya que el repetidor es un circuito activo que requiere alimentación, mientras que el cable original sin repetidor era un componente pasivo que no requería alimentación. [ 5 ]

Referencias

  1. Deutsch, A.; Kopcsay, GV; Restle, PJ; Smith, HH; Katopis, G.; Becker, WD; Coteus, PW; Surovic, CW; Rubin, BJ; Dunne, RP; Gallo, T.; Jenkins, KA; Terman, LM; Dennard, RH; Sai-Halasz, GA (1997). "¿Cuándo son importantes los efectos de las líneas de transmisión para las interconexiones en chips?" . IEEE Transactions on Microwave Theory and Techniques . 45 (10): 1836– 1846. doi : 10.1109/22.641781 . ISSN 0018-9480 . 
  2. Dhiman, Rohit; Chandel, Rajeevan (2016-09-09). "Análisis de retardo de interconexiones subumbrales con búfer insertado" . Analog Integrated Circuits and Signal Processing . 90 (2): 435– 445. doi : 10.1007/s10470-016-0860-8 . ISSN 0925-1030 . 
  3. "3 Interconexión entre circuitos lógicos digitales" , Circuitos integrados digitales , CRC Press, 15 de diciembre de 2003, págs. 501–528 , doi : 10.1201/b12491-15 , ISBN  978-0-203-48690-0, consultado el 16 de septiembre de 2024
  4. MOORE, PHILLIP W.; VENAYAGAMOORTHY, GANESH K. (junio de 2006). "Evolución de circuitos digitales mediante optimización híbrida de enjambre de partículas y evolución diferencial" . International Journal of Neural Systems . 16 (3): 163– 177. doi : 10.1142/s0129065706000585 . ISSN 0129-0657 . 
  5. El-Moursy, Magdy A.; Friedman, Eby G. (julio de 2007). "Conformación de cables de interconexiones RLC" . Integration . 40 (4): 461– 472. doi : 10.1016/j.vlsi.2006.06.002 . ISSN 0167-9260 . 

Lecturas adicionales

Inserción de repetidores en CMOS submicrónico profundo: modelo analítico basado en rampa y análisis de sensibilidad de colocación, en ISCAS 2000, Simposio Internacional IEEE sobre Circuitos y Sistemas, 28-31 de mayo de 2000, Ginebra, Suiza ( https://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=856173 ).