IBM RS64

El IBM RS64 es una familia de microprocesadores introducida por IBM a mediados de la década de 1990 y utilizada en los servidores RS/6000 y AS/400 .

Estos microprocesadores implementan la arquitectura de conjunto de instrucciones (ISA) "Amazon" o "PowerPC-AS" . Amazon es un superconjunto del conjunto de instrucciones PowerPC , con la adición de características especiales que no se encuentran en la especificación PowerPC, derivadas principalmente de POWER2 y del procesador AS/400 original, y ha sido de 64 bits desde el principio. Los procesadores de esta familia están optimizados para cargas de trabajo comerciales ( rendimiento de enteros , cachés grandes, bifurcaciones frecuentes ) y no ofrecen el alto rendimiento de punto flotante de los procesadores de la familia POWER , su familia hermana.

La familia RS64 se fue retirando del mercado poco después de la introducción del POWER4 , que se desarrolló para unificar las familias RS64 y POWER.

En 1990, el equipo de ingeniería de AS/400 en IBM Rochester comenzó a trabajar en una nueva arquitectura conocida como C-RISC (Commercial RISC ) para reemplazar la arquitectura IMPI del AS/400. ^{[ 1 ] [ 2 ]} C-RISC fue una evolución del conjunto de instrucciones IMPI, extendiendo el espacio de direcciones a 96 bits y agregando algunas instrucciones RISC para acelerar las aplicaciones comerciales más intensivas en computación que se estaban creando para los AS/400. El presidente de IBM, Jack Kuehler, quería que el equipo de AS/400 usara PowerPC, pero se resistieron, argumentando que el conjunto de instrucciones PowerPC de 32/64 bits existente no permitiría una transición viable para el software OS/400 y que el conjunto de instrucciones existente requería extensiones para las aplicaciones comerciales en el AS/400. Ante la insistencia de Kuehler, un equipo en Rochester dirigido por Frank Soltis investigó la viabilidad de extender el conjunto de instrucciones PowerPC para dar soporte a las necesidades de la plataforma AS/400. Estas extensiones se conocieron como Amazon y fueron seleccionadas por la dirección ejecutiva de IBM para su posterior desarrollo en lugar del desarrollo continuo de C-RISC. ^{[ 3 ]}

Al mismo tiempo, los desarrolladores de RS/6000 ampliaban su línea de productos para incluir sistemas que abarcaban desde estaciones de trabajo de gama baja hasta grandes sistemas SMP empresariales que competían con los mainframes , pasando por sistemas de supercomputación en clúster IBM RS/6000 SP . Los procesadores PowerPC desarrollados en la alianza AIM se adaptaban bien a las estaciones de trabajo RISC de gama baja y a los servidores pequeños. Sin embargo, los mainframes y los grandes sistemas de supercomputación en clúster requerían mayor rendimiento, fiabilidad, disponibilidad y facilidad de mantenimiento que los procesadores diseñados para los Apple Power Mac . Se necesitaban múltiples diseños de procesadores para satisfacer simultáneamente los requisitos de los Apple Power Mac, centrados en el coste, los sistemas RS/6000 de alto rendimiento y RAS, y la transición del AS/400 a PowerPC.

Amazon amplió su compatibilidad para incluir también esas funciones, de modo que se pudieran diseñar procesadores para su uso tanto en máquinas RS/6000 como AS/400 de gama alta.

El proyecto para desarrollar el primer procesador de este tipo fue "Bellatrix" (nombre de una estrella de la constelación de Orión , también conocida como la "Estrella Amazona"). El proyecto Bellatrix fue extremadamente ambicioso por su uso generalizado de circuitos basados ​​en pulsos y con sincronización automática, así como por las herramientas EDA necesarias para respaldar esta estrategia de diseño, y finalmente se canceló. Para atender los mercados de estaciones de trabajo técnicas, supercomputadoras e ingeniería/ciencia, IBM Austin (cuna de los RS/6000) comenzó a desarrollar una versión de un solo chip del Power2 (P2SC) para una rápida comercialización, en paralelo con el desarrollo de un sofisticado procesador PowerPC de 64 bits con las extensiones POWER2 y dos sofisticadas unidades de punto flotante MAF (el POWER3/630). Para abordar las aplicaciones comerciales RS/6000 y los sistemas AS/400, IBM Rochester (la sede de los AS/400) comenzó a desarrollar los primeros procesadores PowerPC de 64 bits de gama alta con extensiones AS/400, e IBM Endicott comenzó a desarrollar un procesador PowerPC de un solo chip de gama baja con extensiones AS/400.

En 1995, IBM lanzó el procesador Cobra , o A10 , la primera implementación completa de PowerPC AS, para los sistemas IBM AS/400 . Era un procesador de un solo chip que funcionaba a 50-77  MHz. Fue diseñado con una metodología semicustomizada, como consecuencia de las limitaciones de tiempo para su comercialización. El chip contiene 4,7 millones de transistores y mide 14,6  mm x 14,6  mm (213 ^mm²  ) . Fue fabricado por IBM en su proceso CMOS 5L, un proceso CMOS de cuatro capas metálicas de 0,5 μm . Utilizaba una fuente de alimentación de 3,0 V y disipaba un máximo de 17,7 W y un mínimo de 13,4 W a 77 MHz. Estaba empaquetado en una matriz de rejilla de bolas cerámicas (CBGA) de 625 contactos que medía 32 mm x 32 mm.    

Cobra fue precedida por una implementación simplificada conocida como Cobra-Lite en 1994, que se utilizó en los primeros sistemas IBM Advanced/36 . ^{[ 1 ]} Carecía de 17 instrucciones del ISA completo de PowerPC AS que no eran necesarias para el Advanced/36.

En 1996, IBM lanzó la versión multichip de gama alta, de cuatro vías y SMP , denominada Muskie , A25 o A30, para sistemas AS/400. Funcionaba a una frecuencia de 125-154  MHz y se fabricaba mediante un proceso BiCMOS .

Estos procesadores solo se utilizaban en máquinas AS/400 y Advanced/36.

El RS64 o Apache se presentó en 1997. Se desarrolló a partir de "Cobra" y "Muskie", pero incluía una arquitectura PowerPC ISA más completa y, por lo tanto, se diseñó para usarse tanto en máquinas RS/6000 como en sistemas AS/400. Contaba con 128 KB de caché L1 integrada , 4 MB de caché L2 externa de alta velocidad en un bus de 128 bits y una frecuencia de reloj de 125  MHz. En las máquinas de IBM, se adaptaba a una configuración SMP de 12 procesadores.

El RS64 se denominaba A35 en AS/400 y en una ocasión se le conoció como PowerPC 625 , entre el desaparecido PowerPC 620 y el PowerPC 630 (posteriormente renombrado POWER3 ).

Se fabricó mediante un proceso de fabricación BiCMOS.

El RS64-II o Northstar se presentó  en 1998 a 262 MHz con 8 MB de caché L2 de velocidad completa en un bus 6XX de 256 bits (también utilizado en PowerPC 620 y POWER3 ). Las placas de procesador que contenían 4 RS64-II podían intercambiarse en máquinas diseñadas para placas RS64 de 4 vías similares, evitando una actualización compleja. El RS64-II contenía 12,5 millones de transistores, tenía un tamaño de 162 mm² y consumía una potencia máxima de 27 vatios. La fabricación cambió a una tecnología CMOS  de 0,35 μm .

RS64-II fue el primer procesador de consumo masivo en implementar multihilo . Básicamente, cada chip almacena información de estado para dos hilos en cualquier momento y se presenta como dos procesadores para el sistema operativo. Un procesador lógico ejecuta lo que se denomina el hilo en primer plano. Cuando este hilo encuentra un evento de alta latencia ( fallo de caché L2 , etc.), se cambia al hilo en segundo plano, que desde el punto de vista del sistema operativo se ejecuta en el segundo procesador lógico. En caso de un evento de latencia menor (fallo de caché L1, etc.), el cambio de hilo solo se producirá si el hilo en segundo plano está listo para ejecutarse. Si el hilo en segundo plano también está esperando un fallo, no se producirá el cambio de hilo. IBM denomina a este esquema "multihilo de grano grueso". No es exactamente lo mismo que el multihilo simultáneo presente en los procesadores Pentium 4 posteriores. Un documento de IBM señala que el esquema de grano grueso se adapta mejor a una microarquitectura de ejecución en orden como la de RS64.

El RS64-II se denominaba A50 en los sistemas AS/400.

El RS64-III o Pulsar se presentó en 1999 a 450  MHz. Entre las mejoras clave se incluyeron cachés L1 de instrucciones y datos más grandes, de 128 KiB, una mayor precisión en la predicción de bifurcaciones y penalizaciones reducidas por predicción errónea de bifurcaciones a cero o un ciclo. El RS64-III cuenta con una arquitectura de pipeline de cinco etapas y un bus de caché L2 de 256 bits, que proporcionaba al procesador un ancho de banda de 14,4 GB/s gracias a la caché L2 de 8 MiB, implementada con  memorias SRAM DDR de 225 MHz.

El RS64-III tiene 34 millones de transistores, un tamaño de chip de 140  mm² y se fabrica con el proceso CMOS 7S de 0,22 μm con seis niveles de interconexión de cobre .

En el año 2000, IBM lanzó una versión mejorada llamada IStar, fabricada mediante un proceso SOI con interconexiones de cobre, lo que aumentó la frecuencia de reloj del procesador a 600 MHz. Este fue el primer procesador implementado con este proceso. Sin embargo, arquitectónicamente, el IStar era idéntico al Pulsar. 

El RS64-IV o Sstar se presentó en el año 2000 a 600  MHz, frecuencia que posteriormente se incrementó a 750  MHz. Admitía hasta 16 MB de caché L2 DDR, al igual que el RS64-III (con un ancho de banda de 19,2 GB/s). El RS64-IV contaba con 44 millones de transistores y un  tamaño de 128 mm², fabricado con un proceso de 0,18 μm. A diferencia del POWER, su consumo energético se mantuvo bajo, por debajo de los 15 vatios por núcleo.

Durante un tiempo, mientras la línea POWER se estancaba a la mitad de la velocidad de reloj de sus competidores, la familia RS64 se situaba a la cabeza de la gama de servidores UNIX SMP de gran tamaño de IBM . El rendimiento en cargas de trabajo comerciales y con enteros del RS-64 IV era similar al de los procesadores de Sun Microsystems con los que competía, aunque su potencia en coma flotante no era comparable a la del contemporáneo POWER3-II , que se mantuvo razonablemente competitivo durante todo su ciclo de vida.

• Gwennap, Linley (31 de julio de 1995). "IBM crea procesadores PowerPC para AS/400". Microprocessor Report .

• Documento de IBM sobre RS64-IV
• 27 años de IBM RISC
• ¿Cuándo PowerPC no es PowerPC? - Historia de la arquitectura POWER por Frank Soltis
• PODER para el pueblo
• Diseño de procesador comercial de 64 bits de cuarta generación compatible con PowerPC. Archivado el 30 de mayo de 2009 en Wayback Machine.
• Dentro del PowerPC AS Archivado el 31/08/2013 en Wayback Machine