Chip único RISC

El RISC Single Chip , o RSC , es un microprocesador de un solo chip desarrollado y fabricado por International Business Machines (IBM). El RSC era una implementación de un solo chip con funcionalidades reducidas del POWER1 , una unidad central de procesamiento (CPU) multichip que implementaba la arquitectura del conjunto de instrucciones (ISA) POWER . Se utilizó en los modelos de estaciones de trabajo de gama básica de la familia IBM RS/6000 , como los modelos 220 y 230.

El RSC operaba a frecuencias de 33 y 45  MHz. Contaba con tres unidades de ejecución : una unidad de punto fijo , una unidad de punto flotante y un procesador de bifurcación; y una caché unificada de instrucciones y datos de 8  KB. Al igual que el POWER1, el controlador de memoria y las E/S estaban estrechamente integrados, con las unidades funcionales responsables de las funciones: una unidad de interfaz de memoria y una unidad secuenciadora; ubicadas en el mismo chip que el procesador. El RSC contenía nueve unidades funcionales: unidad de ejecución de punto fijo (FXU), unidad de ejecución de punto flotante (FPU), unidad de gestión de memoria (MMU), unidad de interfaz de memoria (MIU), unidad secuenciadora, unidad de procesador común en chip (COP), unidad de búsqueda de instrucciones y unidad de cola y despacho de instrucciones.

La unidad de punto fijo ejecuta instrucciones enteras , genera direcciones en operaciones de carga y almacenamiento, y parte de las instrucciones de salto. Cuenta con una arquitectura de tres etapas: decodificación , ejecución y escritura . Algunas instrucciones requieren varios ciclos en la etapa de ejecución antes de completarse.

La unidad de punto flotante ejecuta instrucciones de punto flotante . A diferencia del POWER1, el RSC no tiene capacidad de renombrar registros debido al área limitada del chip en la que debe alojarse la unidad. Para ahorrar aún más espacio en el chip, la matriz de multiplicación y suma de punto flotante tiene un ancho de 32 bits. Para realizar operaciones de 64 bits ( doble precisión ), los operandos se dividen en dos y la instrucción pasa dos veces por la matriz de multiplicación y suma. La tubería de punto flotante consta de cuatro etapas: decodificación , multiplicación , suma y escritura .

El RSC cuenta con una caché unificada de 8  KB en lugar de las cachés separadas de instrucciones y datos grandes como el POWER1. La caché unificada es asociativa bidireccional y utiliza una política de almacenamiento directo sin recarga en caso de fallo de almacenamiento y una política de reemplazo de uso menos reciente (LRU). Tiene un tamaño de línea de caché de 64 bytes, y cada línea de caché se divide en cuatro palabras cuádruples (16 bytes), asignándose a cada palabra cuádruple su propio bit de validez en el directorio de caché. Durante cada ciclo, se pueden leer cuatro palabras y escribir dos palabras dobles .

El bus de datos de memoria tiene un ancho de 72 bits, de los cuales 64 se utilizan para la ruta de datos y 8 para el código de corrección de errores (ECC). La unidad de interfaz de memoria gestiona el bus y realiza comprobaciones ECC en los datos que ingresan al procesador. La lógica ECC es capaz de corregir errores de un solo bit. En comparación con el POWER1, el bus de datos de memoria del RSC es más estrecho y utiliza módulos SIMM estándar de la industria en lugar de tarjetas de memoria personalizadas.

El RSC contenía aproximadamente un millón de transistores en un chip de 14,9  mm x 15,2  mm (226,48  mm² ⁾ fabricado por IBM mediante un proceso CMOS ( semiconductor complementario de óxido metálico ) con un tamaño mínimo de característica de 0,8 μm y tres niveles de cableado. Estaba encapsulado en un módulo de matriz de pines cerámicos de 36 mm x 36 mm con 201 pines de señal. Requería una fuente de alimentación de 3,6 voltios y consumía 4 vatios durante su funcionamiento a 33 MHz.   

• PowerPC 601 era esencialmente una versión más barata y menos potente de RSC con algunas instrucciones PowerPC añadidas.
• RAD6000 , que es una versión de RSC resistente a la radiación.

• Moore, CR, Balser, DM, Muhich, JS y East, RE (1992). «Procesador RISC de un solo chip de IBM (RSC)» (PDF) . Actas de la Conferencia Internacional IEEE de 1991 sobre Diseño de Computadoras en VLSI en Computadoras y Procesadores . IEEE Computer Society. págs. 200–204 . ISBN  978-0-8186-3110-8Archivado del original (PDF) el 4 de octubre de 2013.{{cite conference}}: CS1 maint: varios nombres: lista de autores ( enlace )