paridad de RAM

La comprobación de paridad de la RAM consiste en almacenar un bit de paridad redundante que representa la paridad (par o impar) de una pequeña cantidad de datos informáticos (normalmente un byte) almacenados en la memoria de acceso aleatorio , y la posterior comparación de la paridad almacenada y la calculada para detectar si se ha producido un error de datos .

El bit de paridad se almacenaba originalmente en chips de memoria individuales adicionales; con la introducción de los módulos DIMM , SIMM , etc. enchufables, estos estuvieron disponibles en versiones sin paridad y con paridad (con un bit adicional por byte , almacenando 9 bits por cada 8 bits de datos reales).

Los primeros ordenadores a veces requerían el uso de RAM de paridad, y la comprobación de paridad no podía desactivarse. Un error de paridad normalmente provocaba que la máquina se detuviera, con la consiguiente pérdida de datos no guardados; esta suele ser una mejor opción que guardar datos corruptos. La RAM de paridad lógica , también conocida como RAM de paridad simulada, es una RAM sin paridad que puede utilizarse en ordenadores que requieren RAM de paridad. La RAM de paridad lógica recalcula un bit de paridad siempre válido cada vez que se lee un byte de la memoria, en lugar de almacenar el bit de paridad cuando se escribe en la memoria; el bit de paridad calculado, que no revela si los datos se han corrompido (de ahí el nombre de "paridad simulada"), se presenta a la lógica de comprobación de paridad. Es una forma de utilizar RAM de 8 bits, más económica, en un sistema diseñado para utilizar únicamente RAM de paridad de 9 bits.

En las décadas de 1970 y 1980, la fiabilidad de la RAM solía ser deficiente; en particular, las DRAM 4116, que fueron un estándar de la industria entre 1975 y 1983, presentaban una tasa de fallos considerable debido al uso de voltajes triples (-5, +5 y +12), lo que generaba altas temperaturas de funcionamiento. A mediados de la década de 1980, estas fueron reemplazadas por DRAM de voltaje único, como las 4164 y 41256, lo que mejoró su fiabilidad. Sin embargo, la RAM no alcanzó los estándares modernos de fiabilidad hasta la década de 1990. Desde entonces, los errores se han vuelto menos visibles, ya que la RAM de paridad simple ha caído en desuso; o bien son invisibles al no ser detectados, o bien se corrigen de forma invisible con RAM ECC. Se considera, con razón, que la RAM moderna es fiable, y la RAM con detección de errores ha caído en gran medida en desuso para aplicaciones no críticas. A mediados de la década de 1990, la mayoría de las DRAM habían abandonado la comprobación de paridad, ya que los fabricantes confiaban en que ya no era necesaria. Algunas máquinas que admiten paridad o ECC permiten activar o desactivar la comprobación en la BIOS , lo que posibilita el uso de memoria RAM sin paridad, que es más económica. Si se utiliza memoria RAM con paridad, el chipset generalmente la empleará para implementar la corrección de errores, en lugar de detener la máquina ante un error de paridad de un solo bit.

Sin embargo, como se analiza en el artículo sobre memoria ECC , los errores, si bien no son sucesos cotidianos, no son insignificantes. Incluso en ausencia de defectos de fabricación, la radiación natural provoca errores aleatorios; las pruebas realizadas en los numerosos servidores de Google revelaron que los errores de memoria no eran raros y que la incidencia de errores de memoria y el rango de tasas de error en diferentes módulos DIMM eran mucho mayores de lo que se había informado anteriormente. ^{[ 1 ]}

La comprobación de paridad simple de tipo "pasar/no pasar" requiere que la memoria tenga bits adicionales y redundantes más allá de los necesarios para almacenar los datos; pero si hay bits adicionales disponibles, se pueden usar para corregir, además de detectar, errores. Las memorias anteriores, como las utilizadas en el IBM PC/AT ( memoria FPM y EDO ), estaban disponibles en versiones que admitían o bien ninguna comprobación de paridad ^{[ 2 ]} (en los primeros ordenadores que usaban chips de RAM individuales en lugar de módulos DIMM o SIMM , se usaban chips adicionales para almacenar bits de paridad); si el ordenador detectaba un error de paridad , mostraba un mensaje al respecto y se detenía. Los módulos SDRAM y DDR que reemplazaron a los tipos anteriores suelen estar disponibles sin comprobación de errores o con ECC (corrección completa, no solo de paridad). ^{[ 2 ]}

Un ejemplo de error de un solo bit que sería ignorado por un sistema sin comprobación de errores, detendría una máquina con comprobación de paridad o sería corregido invisiblemente por ECC: un solo bit se queda atascado en 1 debido a un chip defectuoso, o cambia a 1 debido a la radiación de fondo o cósmica; se carga una hoja de cálculo que almacena números en formato ASCII, y el número "8" se almacena en el byte que contiene el bit atascado como su octavo bit; luego se realiza otro cambio en la hoja de cálculo y se almacena. Sin embargo, el "8" (binario 00111000) se ha convertido en un "9" (00111001).

Si la paridad almacenada difiere de la paridad calculada a partir de los datos almacenados, al menos un bit debe haberse modificado debido a la corrupción de datos. Los errores de memoria no detectados pueden tener consecuencias que van desde ser indetectables y sin consecuencias, hasta la corrupción permanente de los datos almacenados o el bloqueo del sistema. En el caso de los ordenadores personales, donde la integridad de los datos suele considerarse de poca importancia (sobre todo para juegos y navegación web, pero menos para la banca online y las finanzas domésticas), la memoria sin paridad es una opción asequible. Sin embargo, si se requiere integridad de datos, la memoria con paridad detendrá el ordenador e impedirá que los datos corruptos afecten a los resultados o a los datos almacenados, aunque se perderán los datos intermedios no almacenados y se impedirá su uso hasta que se sustituya la RAM defectuosa. A cambio de una pequeña sobrecarga computacional, de impacto insignificante en los ordenadores modernos y rápidos, los errores detectados pueden corregirse; esto es cada vez más importante en equipos en red que dan servicio a muchos usuarios.

En 1991, Wang ganó un juicio contra Toshiba y NEC por sus patentes sobre SIMM, basándose en parte en su afirmación de usar un noveno chip de RAM para la paridad. ^{[ 3 ] [ 4 ]} En respuesta, los SIMM con tres chips en lugar de nueve chips separados para cada bit se hicieron populares bajo la teoría de que no infringían. Sin embargo, el cambio de SIMM de nueve chips a SIMM de tres chips causó algunos problemas de compatibilidad. ^{[ 5 ]} Un año después, en 1992, Wang también demandó a Mitsubishi , pero Wang finalmente no prevaleció porque los tribunales determinaron en 1997 que existía un acuerdo de licencia. ^{[ 6 ]} Finalmente, a finales de la década de 1990, los DIMM habían suplantado a los SIMM en el mercado, y los DIMM no fueron objeto de las demandas de Wang.

• Detección y corrección de errores de DRAM
• Sorpresa en un solo evento

• Manual de SCL Cluster sobre memoria (Última actualización: 1998)