Qualcomm Hexagon

Hexagon es la marca comercial de una familia de procesadores de señal digital (DSP) y, posteriormente, unidades de procesamiento neuronal (NPU) de Qualcomm . ^{[ 2 ]} Hexagon también se conoce como QDSP6, que significa "procesador de señal digital de sexta generación". Según Qualcomm, la arquitectura Hexagon está diseñada para ofrecer rendimiento con bajo consumo de energía en una variedad de aplicaciones. ^{[ 3 ] [ 4 ]}

Cada versión de Hexagon tiene un conjunto de instrucciones y una microarquitectura. Estas dos características están íntimamente relacionadas.

Hexagon se utiliza en los chips Snapdragon de Qualcomm , por ejemplo, en teléfonos inteligentes, automóviles, dispositivos portátiles y otros dispositivos móviles, y también se utiliza en componentes de redes de telefonía celular .

Los dispositivos informáticos poseen conjuntos de instrucciones , que constituyen su lenguaje más básico y primitivo. Las instrucciones comunes incluyen aquellas que permiten sumar, multiplicar o combinar dos números de diversas maneras, así como las que indican al procesador dónde buscar en la memoria la siguiente instrucción. Existen muchos otros tipos de instrucciones.

Los ensambladores y compiladores traducen los programas informáticos en secuencias de instrucciones (secuencias de bits) que el dispositivo puede comprender y ejecutar. Durante la ejecución de una secuencia de instrucciones, la integridad del funcionamiento del sistema se mantiene mediante el uso de niveles de privilegio de instrucciones. Las instrucciones privilegiadas tienen acceso a más recursos del dispositivo, incluida la memoria. Hexagon admite niveles de privilegio.

Originalmente, las instrucciones Hexagon operaban con números enteros pero no con números de punto flotante, ^{[ 5 ]} pero en v5 se agregó soporte para punto flotante. ^{[ 6 ]}

La unidad de procesamiento que gestiona la ejecución de instrucciones es capaz de enviar en orden hasta 4 instrucciones (el paquete) a 4 unidades de ejecución por cada ciclo de reloj. ^{[ 7 ] [ 8 ]}

La microarquitectura es la estructura física de un chip o componente de chip que permite que un dispositivo ejecute las instrucciones. Un conjunto de instrucciones determinado puede implementarse mediante diversas microarquitecturas. Los buses (canales de transferencia de datos) de los dispositivos Hexagon tienen un ancho de 32 bits. Es decir, se pueden transferir 32 bits de datos de una parte del chip a otra en un solo paso. La microarquitectura Hexagon es multihilo ^{[ 4 ]} , lo que significa que puede procesar simultáneamente más de un flujo de instrucciones, mejorando así la velocidad de procesamiento de datos. Hexagon admite palabras de instrucción muy largas ^{[ 9 ] [ 10 ]} , que son grupos de cuatro instrucciones que pueden ejecutarse en paralelo. La ejecución en paralelo implica que varias instrucciones pueden ejecutarse simultáneamente sin que una tenga que completarse antes de que comience la siguiente. La microarquitectura Hexagon admite operaciones de instrucciones únicas y múltiples datos, ^{[ 11 ]} lo que significa que cuando un dispositivo Hexagon recibe una instrucción, puede realizar la operación en más de una pieza de datos al mismo tiempo.

Según las estimaciones de 2012, Qualcomm envió 1.200 millones de núcleos DSP dentro de sus sistemas en un chip (SoC) (un promedio de 2,3 núcleos DSP por SoC) en 2011, y se planificaron 1.500 millones de núcleos para 2012, lo que convierte al QDSP6 en la arquitectura de DSP más enviada ^{[ 12 ]} ( CEVA tenía alrededor de 1.000 millones de núcleos DSP enviados en 2011 con el 90% del mercado de DSP con licencia de IP ^{[ 13 ]} ).

La arquitectura Hexagon está diseñada para ofrecer rendimiento con bajo consumo de energía en una variedad de aplicaciones. Cuenta con características como multihilo asistido por hardware , niveles de privilegio, palabra de instrucción muy larga (VLIW) , instrucción única, datos múltiples (SIMD) [ ^{14 ] [ 15 ] e} instrucciones orientadas al procesamiento eficiente de señales. El multihilo por hardware se implementa como multihilo temporal de barril : los hilos se conmutan de forma rotativa en cada ciclo, por lo que el núcleo físico de 600 MHz se presenta como tres núcleos lógicos de 200 MHz antes de V5. ^{[ 16 ] [ 17 ]} Hexagon V5 cambió a multihilo dinámico (DMT) con cambio de hilo en fallos L2, espera de interrupción o en instrucciones especiales. ^{[ 17 ] [ 18 ]}  

En Hot Chips 2013, Qualcomm anunció detalles de su DSP Hexagon 680. Qualcomm anunció Hexagon Vector Extensions (HVX). HVX está diseñado para permitir que cargas de trabajo de computación significativas para imágenes avanzadas y visión artificial se procesen en el DSP en lugar de la CPU. ^{[ 19 ]} En marzo de 2015, Qualcomm anunció su SDK Snapdragon Neural Processing Engine, que permite la aceleración de IA utilizando la CPU, la GPU y el DSP Hexagon. ^{[ 20 ]}

El Snapdragon 855 de Qualcomm contiene su motor de IA en el dispositivo de cuarta generación, que incluye el DSP Hexagon 690 y el acelerador de tensores Hexagon (HTA) para la aceleración de IA . ^{[ 21 ]} El Snapdragon 865 contiene el motor de IA en el dispositivo de quinta generación basado en el DSP Hexagon 698 capaz de 15 billones de operaciones por segundo (TOPS). ^{[ 22 ]} El Snapdragon 888 contiene el motor de IA en el dispositivo de sexta generación basado en el DSP Hexagon 780 capaz de 26 TOPS. ^{[ 23 ]} El Snapdragon 8 contiene el motor de IA en el dispositivo de séptima generación basado en el DSP Hexagon capaz de 52 TOPS y hasta 104 TOPS en algunos casos. ^{[ 24 ]}

Los DSP Qualcomm Hexagon han estado disponibles en los SoC Qualcomm Snapdragon desde 2006. ^{[ 33 ] [ 34 ]} En Snapdragon S4 (MSM8960 y posteriores) hay tres núcleos QDSP, dos en el subsistema de módem y un núcleo Hexagon en el subsistema multimedia. Los núcleos de módem son programados únicamente por Qualcomm, y solo el núcleo multimedia puede ser programado por el usuario.

También se utilizan en algunos procesadores de femtoceldas de Qualcomm, incluidos FSM98xx, FSM99xx y FSM90xx. ^{[ 35 ]}

En marzo de 2016, se anunció que el software de procesamiento de audio AudioSmart de la empresa de semiconductores Conexant se estaba integrando en el Hexagon de Qualcomm. ^{[ 36 ]}

En mayo de 2018, wolfSSL añadió compatibilidad con Qualcomm Hexagon. ^{[ 37 ]} Esto permite ejecutar operaciones criptográficas de wolfSSL en el DSP. Además de la compatibilidad con operaciones criptográficas, posteriormente se añadió una biblioteca especializada para la gestión de la carga de operaciones.

Se han lanzado seis versiones de la arquitectura QDSP6: V1 (2006), V2 (2007–2008), V3 (2009), V4 (2010–2011), QDSP6 V5 (2013, en Snapdragon 800), ^{[ 38 ]} y QDSP6 V6 (2016, en Snapdragon 820) ^{[ 34 ]} V4 tiene 20 DMIPS por milivatio, operando a 500  MHz. ^{[ 33 ] [ 34 ]}

La velocidad de reloj de Hexagon varía entre 400 y 2000  MHz para QDSP6 y entre 256 y 350  MHz para la generación anterior de la arquitectura, QDSP5. ^{[ 39 ]}

Tanto los núcleos Hexagon (QDSP6) como los pre-Hexagon (QDSP5) se utilizan en los SoC modernos de Qualcomm, siendo el QDSP5 principalmente en productos de gama baja. Los QDSP de módem (a menudo pre-Hexagon) no se muestran en la tabla.

Uso de QDSP5:

Uso de QDSP6 (Hexagon):

Los diferentes códecs de vídeo compatibles con los SoC Snapdragon.

D - decodificar; E - codificar

FHD = FullHD = 1080p = 1920x1080px

HD = 720p , que puede ser 1366x768px o 1280x720px.

Este es un único paquete de instrucciones del bucle interno de una FFT : ^{[ 8 ] [ 18 ]}

{ R17:16 = MEMD(R0++M1) MEMD(R6++M1) = R25:24 R20 = CMPY(R20, R8):<<1:rnd:sat R11:10 = VADDH(R11:10, R13:12) }:fin del bucle0 

Qualcomm afirma que este paquete equivale a 29 operaciones RISC clásicas; incluye suma vectorial (4 x 16 bits), multiplicación compleja y soporte para bucles de hardware. Todas las instrucciones del paquete se ejecutan en el mismo ciclo.

• Qualcomm Snapdragon
• Lista de procesadores Qualcomm Snapdragon
• Nvidia NVDEC
• Nvidia NVENC
• Texas Instruments TMS320
• CEVA, Inc.
• Computadora de un solo chip con arquitectura Super Harvard
• Procesamiento digital de señales
• Criptografía
• Arquitectura del conjunto de instrucciones
• Microarquitectura
• Instrucción muy larga
• SIMD
• Multihilo
• Sistema en un chip
• Hipervisor
• Códec
• transformada rápida de Fourier
• Red celular
• Conexant

• Página principal de Hexagon de Qualcomm
• Próximas arquitecturas DSP , Arnd Bergmann // LWN
• Introducción al programa de acceso QDSP de Qualcomm // Qualcomm, 2011
• Qualcomm Hexagon DSP: Una arquitectura optimizada para multimedia y comunicaciones móviles // Lucian Codrescu (Qualcomm), Hot Chips 25, Palo Alto, California, agosto de 2013.
• Qualcomm amplía el DSP Hexagon: Hexagon v5 añade aritmética de punto flotante y multihilo dinámico // Linley Gwennap, Microprocessor Report, agosto de 2013.