Memoria SRAM de cuatro velocidades de datos

La memoria SRAM de velocidad de datos cuádruple (QDR) es un tipo de memoria RAM estática que puede transferir hasta cuatro palabras de datos en cada ciclo de reloj . Al igual que la SDRAM de velocidad de datos doble (DDR) , la QDR transfiere datos tanto en el flanco ascendente como en el descendente de la señal de reloj. El objetivo principal de esta capacidad es permitir lecturas y escrituras a altas frecuencias de reloj sin la pérdida de ancho de banda debida a los ciclos de inversión del bus que se producen en la DDR SRAM. La QDR SRAM utiliza dos relojes, uno para leer datos y otro para escribirlos, y tiene buses de datos separados para lectura y escritura (también conocidos como E/S separadas), mientras que la DDR SRAM utiliza un solo reloj y tiene un único bus de datos común para lecturas y escrituras (también conocido como E/S común ). Esto ayuda a eliminar los problemas causados ​​por el retardo de propagación del cableado del reloj y permite la ilusión de lecturas y escrituras concurrentes (como se ve en el bus, aunque internamente la memoria sigue teniendo un único puerto convencional; las operaciones están segmentadas pero son secuenciales).

Cuando se consideran todas las señales de E/S de datos, la SRAM QDR no es el doble de rápida que la SRAM DDR, pero sí alcanza una eficiencia del 100 % cuando las lecturas y escrituras se intercalan. En cambio, la SRAM DDR es más eficiente cuando solo se repite continuamente un tipo de solicitud, por ejemplo, solo ciclos de lectura. Cuando los ciclos de escritura se intercalan con los de lectura, se pierde uno o más ciclos para la rotación del bus y así evitar la contención de datos, lo que reduce la eficiencia del bus. La mayoría de los fabricantes de SRAM construyeron la SRAM QDR y DDR utilizando el mismo silicio físico, diferenciándose mediante una selección posterior a la fabricación (por ejemplo, fundiendo un fusible en el chip).

La memoria SRAM QDR se diseñó para aplicaciones de comunicaciones y redes de alta velocidad , donde el rendimiento de datos es más importante que el costo, la eficiencia energética o la densidad. Esta tecnología fue creada por Micron y Cypress , seguidas posteriormente por IDT , NEC , Samsung y Renesas . Actualmente, Cypress Semiconductor está diseñando memoria QDR II+ para entornos resistentes a la radiación.

• Direcciones
  • Dirección de lectura fijada en el flanco ascendente de C
  • La dirección de escritura se almacena en el flanco ascendente de K (en modo ráfaga de 4, en modo ráfaga de 2 se utiliza el flanco ascendente de un valor distinto de K).
• Datos
  • Escribir
    • Si /WPS es bajo
      • Una palabra de datos en Data In se engancha en el flanco ascendente de K.
      • La siguiente palabra de datos en Data In se engancha en el flanco ascendente de /K.
  • Leer
    • Una lectura es un proceso de dos ciclos.
    • Si /RPS es bajo
      • El primer flanco ascendente de C fija la dirección de lectura, A.
      • El segundo flanco ascendente de C coloca la palabra de datos, desde la dirección A, en el bus de salida de datos .
      • El siguiente flanco ascendente de /C coloca la siguiente palabra de datos, desde la dirección A+1, en el bus de salida de datos .

• AN4065 QDR-II, QDR-II+, DDR-II, DDR-II+ Guía de diseño