Efecto de agotamiento del polisilicio

El efecto de agotamiento del polisilicio es el fenómeno en el que se observa una variación no deseada del voltaje umbral de los dispositivos MOSFET que utilizan polisilicio como material de puerta, lo que lleva a un comportamiento impredecible del circuito electrónico . ^{[ 1 ]} Debido a esta variación, se introdujeron las puertas metálicas dieléctricas de alta constante dieléctrica (HKMG) para resolver el problema.

El silicio policristalino , también llamado polisilicio, es un material compuesto por pequeños cristales de silicio. Este último se diferencia del silicio monocristalino, utilizado en la electrónica de semiconductores y las células solares , y del silicio amorfo , utilizado en dispositivos de película delgada y células solares.

El contacto de puerta puede ser de polisilicio o metal. Anteriormente _, se elegía el polisilicio en lugar del metal debido a que la interfaz entre el polisilicio y el óxido de puerta ( SiO₂ ) era favorable. Sin embargo, la conductividad de la capa de polisilicio es muy baja, lo que provoca una baja acumulación de carga y, por consiguiente, un retraso en la formación del canal y, por ende, retrasos indeseados en los circuitos. La capa de polisilicio se dopa con impurezas de tipo N o P para que se comporte como un conductor perfecto y reduzca el retraso.

Vgs ₌ Voltaje de puerta Vth = Voltaje umbral n+ = Región N altamente _dopada

En la figura 1(a) de un transistor nMOS se observa que los portadores mayoritarios libres se encuentran dispersos por toda la estructura debido a la ausencia de un campo eléctrico externo . Cuando se aplica un campo positivo a la compuerta, los portadores dispersos se organizan como en la figura 1(b) ; los electrones se acercan al terminal de la compuerta, pero debido a la configuración de circuito abierto, no comienzan a fluir. Como resultado de la separación de cargas, se forma una región de agotamiento en la interfaz polisilicio-óxido, lo que tiene un efecto directo en la formación del canal en los MOSFET . ^{[ 2 ]}

En un NMOS con puerta de polisilicio n+, el efecto de agotamiento del polisilicio ayuda en la formación del canal por el efecto combinado del campo positivo de los iones donadores (N _D ) y el campo positivo aplicado externamente en el terminal de la puerta. Básicamente, la acumulación de iones donadores cargados positivamente (N _D ) en el polisilicio mejora la formación del canal de inversión y cuando V _gs > V _th se forma una capa de inversión, como se puede ver en la figura 1(b) donde el canal de inversión está formado por iones aceptores (N _A ) ( portadores minoritarios ). ^{[ 3 ]} El agotamiento del polisilicio puede variar lateralmente a lo largo de un transistor dependiendo del proceso de fabricación, lo que puede llevar a una variabilidad significativa del transistor en ciertas dimensiones del mismo. ^{[ 4 ]}

Por la razón anterior, a medida que los dispositivos se reducen en la escala (nodos de 32 a 28 nm), las compuertas de polisilicio se están reemplazando por compuertas metálicas. La siguiente tecnología se conoce como integración de compuerta metálica dieléctrica de alta constante dieléctrica (HKMG). ^{[ 5 ] [ 6 ]} En 2011, Intel publicó un kit de prensa sobre sus procedimientos de fabricación de diferentes nodos, que mostraba el uso de la tecnología de compuerta metálica. ^{[ 7 ]}

El polisilicio dopado se prefería anteriormente como material de puerta en dispositivos MOS. Los polisilicios se utilizaban porque su función de trabajo coincidía con la del sustrato de Si (lo que resultaba en un bajo voltaje umbral del MOSFET ). Las puertas metálicas se reintrodujeron cuando los dieléctricos de _SiO₂ se estaban reemplazando por dieléctricos de alta κ como el óxido de hafnio como óxido de puerta en la tecnología CMOS convencional. ^{[ 8 ]} Además, en la interfaz con el dieléctrico de puerta, el polisilicio forma una capa de SiOₓ _. Además, sigue existiendo una alta probabilidad de que se produzca el anclaje del nivel de Fermi . ^{[ 9 ]} Por lo tanto, el efecto con el polisilicio dopado es una reducción no deseada del voltaje umbral que no se tuvo en cuenta durante la simulación del circuito. Para evitar este tipo de variación en v _th del MOSFET , actualmente se prefiere la puerta metálica sobre el polisilicio .