Hispanopedia WikiEn ingeniería informática , la creación y el desarrollo de la memoria caché de ráfaga en pipeline es una parte integral del desarrollo de la arquitectura superescalar . Se introdujo a mediados de la década de 1990 como reemplazo de la caché de ráfaga síncrona y la caché asíncrona, y todavía se utiliza en computadoras . Básicamente, aumenta la velocidad de operación de la memoria caché al minimizar los estados de espera y, por lo tanto, maximizar la velocidad de procesamiento. Al implementar las técnicas de pipeline y ráfaga , se garantiza la computación de alto rendimiento . Funciona según el principio de paralelismo , el mismo principio en el que se basa el desarrollo de la arquitectura superescalar . La caché de ráfaga en pipeline se puede encontrar en controladores DRAM y diseños de chipsets. [ 1 ]
Introducción
En un sistema basado en procesador , la velocidad del procesador siempre es mayor que la de la memoria principal . Como resultado, se generan estados de espera innecesarios al recuperar instrucciones o datos de la memoria principal. Esto perjudica el rendimiento del sistema. La memoria caché se desarrolla principalmente para aumentar la eficiencia del sistema y maximizar la utilización de toda la velocidad de cálculo del procesador. [ 2 ]
El rendimiento del procesador se ve muy influenciado por los métodos empleados para transferir datos e instrucciones hacia y desde el procesador. Cuanto menor sea el tiempo necesario para las transferencias, mejor será el rendimiento del procesador.
La caché de ráfaga en pipeline es básicamente un área de almacenamiento para un procesador diseñada para leer o escribir datos en una sucesión segmentada de cuatro transferencias. Como su nombre indica , las transferencias posteriores a la primera se realizan antes de que esta llegue al procesador. Se desarrolló como una alternativa a la caché asíncrona y a la caché de ráfaga síncrona.
La caché de ráfaga de canalización se popularizó a partir del lanzamiento del chipset Intel 430FX en 1995.
Principios de funcionamiento
La caché de ráfaga de la canalización se basa en dos principios de funcionamiento, a saber:
Modo ráfaga
En este modo, el contenido de la memoria se precarga antes de ser solicitado. En una caché típica, cada línea tiene 32 bytes de ancho, lo que significa que las transferencias hacia y desde la caché se producen de 32 bytes (256 bits) en 32 bytes. Sin embargo, las rutas de datos solo tienen 8 bytes de ancho. Esto significa que se necesitan cuatro operaciones para una sola transferencia de caché. Si no fuera por el modo ráfaga, cada transferencia requeriría que se proporcionara una dirección independiente. Pero como las transferencias se realizan desde ubicaciones de memoria consecutivas, no es necesario especificar una dirección diferente después de la primera. Mediante la técnica de ráfaga, las transferencias de bytes de datos sucesivos pueden realizarse sin especificar las direcciones restantes. Esto ayuda a mejorar la velocidad. [ 3 ]
Modo de procesamiento en paralelo
En este modo, se puede acceder a un valor de memoria en la caché al mismo tiempo que se accede a otro valor de memoria en la DRAM . La operación de segmentación implica que la transferencia de datos e instrucciones desde o hacia la caché se divide en etapas. Cada etapa se mantiene ocupada por una operación de forma continua. Esto es similar al concepto utilizado en una cadena de montaje. Esta operación superó los defectos de las operaciones de memoria secuenciales, que implicaban una gran pérdida de tiempo y una disminución de la velocidad del procesador . [ 4 ]
Operación
Con la ayuda de los dos principios de operación explicados anteriormente, se implementa una caché de ráfaga de canalización. En esta caché, la transferencia de datos, desde o hacia una nueva ubicación, requiere varios ciclos para la transferencia inicial, pero las transferencias subsiguientes se realizan en un solo ciclo. [ 5 ] [ 6 ]
Compensación
El circuito de esta caché es muy complejo debido a la participación simultánea del procesamiento en paralelo y el modo ráfaga . Por lo tanto, se requiere más tiempo inicialmente para configurar el procesamiento en paralelo.
Véase también
Referencias
- ↑ "Diccionario de red" .
- ↑ "Cómo funciona la caché" . Abril de 2000.
- ↑ Kozierok, Charles M. (17 de abril de 2001). "Cache Bursting" . The PC Guide . Archivado del original el 5 de noviembre de 2017.
- ↑ "Modos de funcionamiento" . 28 de julio de 1997.
- ↑ "Operación" .
- ↑ Kozierok, Charles M. (17 de abril de 2001). "Caché de ráfaga segmentada (PLB)" . The PC Guide . Archivado del original el 21 de octubre de 2017.
Lecturas adicionales
- Kozierok, Charles M. (17 de abril de 2001). "El papel de la caché en el PC" . The PC Guide . Archivado del original el 6 de febrero de 2019.
Enlaces externos
- ¿Qué es la caché de ráfaga de canalización?
- Proceso (informática)