Biblioteca de verificación abierta

Open Verification Library (OVL) es una biblioteca de verificadores de propiedades para descripciones de circuitos digitales escritas en lenguajes de descripción de hardware (HDL) populares. Actualmente, Accellera se encarga del mantenimiento de OVL .

OVL funciona colocando módulos o componentes que verifican propiedades específicas del circuito junto con módulos o componentes regulares. Estos módulos especiales se denominan verificadores y están conectados a las señales del circuito a través de puertos . Algunos aspectos de la funcionalidad del verificador se pueden modificar ajustando sus parámetros . Las propiedades típicas que verifican los verificadores OVL incluyen:

• condición que siempre debe cumplirse,
• secuencia de condiciones que deben cumplirse,
• condición que nunca debería ocurrir,
• valor de datos apropiado (par, impar, dentro de un rango, etc.),
• cambio de valor apropiado (por ejemplo, incremento o decremento dentro de un rango especificado),
• codificación de datos adecuada (por ejemplo, una en caliente o una en frío ),
• Sincronización adecuada del evento (dentro del número de ciclos de reloj especificado o dentro de la ventana creada por los eventos desencadenantes),
• protocolo válido de transmisión de datos,
• Comportamiento válido de bloques de construcción populares (por ejemplo, FIFOs ).

Según los parámetros seleccionados, los verificadores OVL pueden funcionar como verificadores de aserciones, suposiciones o puntos de cobertura. La principal razón de la popularidad de OVL es que permite introducir conceptos de verificación de alto nivel en diseños existentes o nuevos sin necesidad de un nuevo lenguaje; por ejemplo, un diseñador que tenga acceso a las herramientas de Verilog no necesita un nuevo lenguaje para empezar a usar la verificación de propiedades con OVL.

Si bien las primeras versiones de OVL admitían Verilog y VHDL , las versiones más recientes admiten (en orden alfabético):

• PSL - Sabor Verilog
• SystemVerilog
• Verilog
• VHDL

En función de la demanda, se podrá añadir compatibilidad con dos lenguajes más: PSL ( una variante de VHDL) y SystemC .

• Sección OVL de la página de Accellera