Hispanopedia Wiki
Articulo de referencia

Grupo de trabajo sobre interfaz flash NAND abierta

El Grupo de Trabajo de Interfaz Flash NAND Abierta ( ONFI u ONFi [1] con "i" minúscula) es un consorcio de empresas tecnológicas que trabajan para desarrollar estándares abierto...

Hispanopedia WikiContenido en espanolLectura gratuita

El Grupo de Trabajo de Interfaz Flash NAND Abierta ( ONFI u ONFi [1] con "i" minúscula) es un consorcio de empresas tecnológicas que trabajan para desarrollar estándares abiertos para la memoria flash NAND y los dispositivos que se comunican con ellas. La formación de ONFI se anunció en el Foro de Desarrolladores de Intel en marzo de 2006. [2]

Historia

Los objetivos del grupo no incluían el desarrollo de un nuevo formato de tarjeta de memoria flash para el consumidor . [3] En cambio, ONFI busca estandarizar la interfaz de bajo nivel para chips flash NAND sin procesar, que son la forma más utilizada de circuitos integrados (chips) de memoria no volátil ; en 2006, se incorporaron casi un billón de MiB de memoria flash a la electrónica de consumo, y se esperaba que la producción se duplicara para 2007. [4] A partir de 2006 , los chips de memoria flash NAND de la mayoría de los proveedores usaban un empaquetado similar, tenían asignaciones de pines similares y aceptaban conjuntos similares de comandos de bajo nivel. Como resultado, cuando estén disponibles modelos más capaces y económicos de flash NAND, los diseñadores de productos pueden incorporarlos sin cambios importantes en el diseño. Sin embargo, el funcionamiento "similar" no es óptimo: [5] las diferencias sutiles en la sincronización y el conjunto de comandos significan que los productos deben depurarse y probarse a fondo cuando se usa un nuevo modelo de chip flash en ellos. [4] Cuando se espera que un controlador flash funcione con varios chips flash NAND, debe almacenar una tabla de ellos en su firmware para saber cómo manejar las diferencias en sus interfaces. [4] [5] Esto aumenta la complejidad y el tiempo de comercialización de los dispositivos basados ​​en flash, y significa que es probable que sean incompatibles con futuros modelos de flash NAND, a menos que y hasta que se actualice su firmware. [actualizar]

Por lo tanto, una de las principales motivaciones para la estandarización de la memoria flash NAND fue facilitar el cambio entre chips NAND de diferentes fabricantes, lo que permitiría un desarrollo más rápido de productos basados ​​en NAND y precios más bajos a través de una mayor competencia entre fabricantes. En 2006, la memoria flash NAND se convirtió cada vez más en un producto básico , [6] como la SDRAM o las unidades de disco duro . Se incorpora en muchos productos de electrónica de consumo y computadoras personales , como unidades flash USB , reproductores de MP3 y unidades de estado sólido . Los diseñadores de productos querían que los chips flash NAND más nuevos, por ejemplo, fueran tan fácilmente intercambiables como los discos duros de diferentes fabricantes. [6] [7]

Similitudes históricas

El esfuerzo por estandarizar la memoria flash NAND puede compararse con la estandarización anterior de los componentes electrónicos . Por ejemplo, la serie 7400 de circuitos integrados digitales TTL fue producida originalmente por Texas Instruments , pero se había convertido en una familia estándar de facto a fines de la década de 1970. Estos circuitos integrados son fabricados como partes básicas por varios proveedores diferentes. Esto ha permitido a los diseñadores mezclar libremente componentes 7400 de diferentes proveedores, e incluso mezclar componentes basados ​​en diferentes familias lógicas , una vez que la subfamilia 74HCT esté disponible (que consiste en componentes CMOS con niveles lógicos compatibles con TTL).

Miembros

El consorcio ONFI incluía fabricantes de memoria flash NAND como Hynix , Intel , Micron Technology , Phison , Western Digital , Sony y Spansion . [2] Samsung , el mayor fabricante mundial de memoria flash NAND, estuvo ausente en 2006. [8] Los proveedores de productos electrónicos de consumo y de computación basados ​​en memoria flash NAND también son miembros.

Presupuesto

ONFI produjo especificaciones para la interfaz estándar para chips flash NAND.

La versión 1.0 de esta especificación se publicó el 28 de diciembre de 2006 y se puso a disposición sin costo alguno en el sitio web de ONFI. Samsung todavía no participaba. [9] En ella se especificaba:

En junio de 2009 se anunció un producto de verificación. [10]

La versión 2.3 se publicó en agosto de 2010. Incluía un protocolo llamado EZ-NAND que ocultaba los detalles ECC. [11]

La versión 3.0 se publicó en marzo de 2011. Requería menos pines de habilitación de chip, lo que permitía un enrutamiento más eficiente de la placa de circuito impreso . [12] En octubre de 2012 se publicó un estándar desarrollado conjuntamente con el JEDEC . [13] [14]

La versión 3.1 , publicada en octubre de 2012, incluye erratas a la especificación ONFI 3.0 original, agrega comandos LUN SET/GET Features e implementa valores de configuración y retención de datos adicionales para la interfaz NV-DDR2.

La versión 3.2 , publicada el 23 de julio de 2013, aumentó la velocidad de datos a 533 MB/s. [15]

La versión 4.0 , publicada el 17 de abril de 2014, introdujo la interfaz NV-DDR3, que aumenta la velocidad máxima de conmutación de 533 MB/s a 800 MB/s, lo que proporciona un aumento del rendimiento de hasta el 50 % para aplicaciones de alto rendimiento habilitadas por componentes de almacenamiento NAND de estado sólido. [16]

La versión 4.1 , publicada el 12 de diciembre de 2017, extiende las velocidades de E/S de NV-DDR3 a 1066 MT/s y 1200 MT/s. [17]   Para un mejor rendimiento de señalización, ONFI 4.1 agrega corrección de ciclo de trabajo (DCC), entrenamiento de lectura y escritura para velocidades superiores a 800 MT/s, compatibilidad con dispositivos con menor capacidad de pines con una resistencia de salida predeterminada de 37,5 ohmios y dispositivos que requieren salida y reinicio de ráfaga de datos para pausas prolongadas de entrada y salida de datos. Para menor potencia, se agrega compatibilidad con 2,5 V Vcc. ONFI 4.1 también incluye erratas a la especificación ONFI 4.0.

La versión 4.2 , publicada el 12 de febrero de 2020, amplía las velocidades de E/S de NV-DDR3 a 1333 MT/s, 1466 MT/s y 1600 MT/s. Se presenta el paquete de cuatro canales BGA-252b, que ocupa menos espacio que el paquete de cuatro canales BGA-272b existente. Para permitir operaciones multiplano con mayor IOPS, se flexibilizan las restricciones de direccionamiento relacionadas con las operaciones multiplano. [18]

Versión 5.0 , publicada en mayo de 2021, ONFI5.0 amplía las velocidades de E/S de NV-DDR3 hasta 2400 MT/s. Se introduce una nueva interfaz NV-LPDDR4 de menor potencia con velocidades de hasta 2400 MT/s. Con la interfaz NV-LPDDR4, se define una función de inversión de bus de datos (DBI) opcional. Se añaden nuevos paquetes BGA-178b, BGA-154b y BGA-146b de menor tamaño. ONFI5.0 también incluye otras erratas relacionadas con la especificación ONFI4.2. [19]

Bloque abstraído NAND

ONFI creó la especificación adicional Block Abstracted NAND para simplificar el diseño del controlador host al liberar al host de las complejidades de ECC, administración de bloques defectuosos y otras tareas de administración de NAND de bajo nivel. La especificación de revisión 1.1 de ONFI Block Abstracted NAND agrega la interfaz sincrónica de fuente de alta velocidad, que proporciona una mejora de hasta 5 veces en el ancho de banda en comparación con la interfaz NAND asincrónica tradicional. [20]

Conector NAND

La especificación del conector NAND fue ratificada en abril de 2008. Especifica una conexión estandarizada para módulos NAND (similares a los DIMM DRAM) para su uso en aplicaciones como almacenamiento en caché y unidades de estado sólido (SSD) en plataformas de PC.

Véase también

Referencias

  1. ^ "Página de presentación del sitio web de ONFI". ONFI .org. Archivado desde el original el 2010-08-02 . Consultado el 2010-07-31 .
  2. ^ ab "Nuevo grupo simplifica la integración de memoria flash NAND". Nota de prensa . ONFI. 9 de mayo de 2006. Archivado desde el original el 17 de agosto de 2019 . Consultado el 13 de septiembre de 2013 .
  3. ^ "Página de preguntas frecuentes de ONFI". ONFI .org . Consultado el 31 de julio de 2010 .
  4. ^ abc Huffman, Amber. "Interfaz Flash NAND Abierta: La Primera Ola de Normalización NAND" (PDF) . ONFI .org. Archivado desde el original (PDF) el 2012-02-19 . Consultado el 2010-07-31 .
  5. ^ ab Kamat, Arun. "Simplificando el diseño de controladores Flash" (PDF) . ONFI.org . Archivado desde el original (PDF) el 19 de febrero de 2012. Consultado el 31 de julio de 2010 . Consulte la sección "La maldición de la similitud" en este informe técnico de Arun Kamat de Hynix .
  6. ^ ab Vea esta presentación archivada el 12 de julio de 2007 en Wayback Machine por Amber Huffman y Michael Abraham de Micron .
  7. ^ Jim Cooke (25 de septiembre de 2006). "Simplifique su interfaz de memoria flash". Diario del Dr. Dobb . Consultado el 13 de septiembre de 2013 .
  8. ^ Tony Smith (11 de mayo de 2006). «Intel impulsa la estandarización de Flash: se crea un organismo industrial para definir una interfaz común». The Register . Archivado desde el original el 6 de febrero de 2010. Consultado el 13 de septiembre de 2013 .
  9. ^ Tony Smith (22 de enero de 2007). «Los proveedores se comprometen a hacer que Flash sea tan fácil de actualizar como la RAM: se publica la especificación Open Flash». The Register . Archivado desde el original el 6 de febrero de 2010. Consultado el 13 de septiembre de 2013 .
  10. ^ "Perfectus anuncia la primera IP de verificación ONFi probada por OVM basada en SystemVerilog de la industria para la especificación ONFi 2.1". Nota de prensa . 22 de junio de 2009 . Consultado el 13 de septiembre de 2013 .
  11. ^ Mark LaPedus (16 de agosto de 2010). «La especificación NAND añade corrección de errores». EE Times . Consultado el 13 de septiembre de 2013 .
  12. ^ "Especificación ONFI versión 3.0" (PDF) . 15 de marzo de 2011. Archivado desde el original (PDF) el 2 de febrero de 2013. Consultado el 13 de septiembre de 2013 .
  13. ^ "JEDEC y el grupo de trabajo Open NAND Flash Interface publican el estándar de interoperabilidad de la interfaz NAND Flash". Nota de prensa . JEDEC. 6 de noviembre de 2012 . Consultado el 13 de septiembre de 2013 .
  14. ^ "Interoperabilidad de la interfaz NAND Flash: JEDSD230" (PDF) . 30 de octubre de 2012. Archivado desde el original (PDF) el 21 de julio de 2013. Consultado el 13 de septiembre de 2013 .
  15. ^ "ONFI anuncia la publicación de la norma 3.2, que eleva la velocidad de transferencia de datos a 533 MB/seg". Nota de prensa . ONFI. 23 de julio de 2013 . Consultado el 13 de septiembre de 2013 .
  16. ^ "ONFI anuncia la publicación de la norma 4.0, que permite una nueva generación de E/S con menor consumo y mayor ancho de banda". Nota de prensa . ONFI. 17 de abril de 2014.
  17. ^ "Especificaciones - ONFi". www.onfi.org . Consultado el 18 de septiembre de 2018 .
  18. ^ "Especificación de interfaz Flash NAND abierta revisión 4.2" (PDF) . 2020-02-12.
  19. ^ "Especificación de interfaz flash NAND abierta, revisión 5.0" (PDF) . 25 de mayo de 2021.
  20. ^ "Especificación Block Abstracted NAND versión 1.1" (PDF) . 8 de julio de 2009. Archivado desde el original (PDF) el 30 de diciembre de 2013. Consultado el 13 de septiembre de 2013 .
  • Sitio web oficial
Obtenido de "https://es.wikipedia.org/w/index.php?title=Grupo_de_trabajo_de_interfaz_de_flash_NAND_abierta&oldid=1246886352"