Computación sin conjunto de instrucciones

La computación sin conjunto de instrucciones ( NISC ) es una arquitectura informática y una tecnología de compilador para diseñar procesadores personalizados y aceleradores de hardware altamente eficientes al permitir que un compilador tenga un control de bajo nivel de los recursos de hardware.

NISC es una arquitectura nanocodificada horizontal programada estáticamente (SSHNA). El término "programada estáticamente" significa que la programación de operaciones y el manejo de riesgos los realiza un compilador . El término "nanocodificada horizontal" significa que NISC no tiene ningún conjunto de instrucciones predefinido ni microcódigo . El compilador genera nanocódigos que controlan directamente las unidades funcionales , los registros y los multiplexores de una ruta de datos determinada . Darle un control de bajo nivel al compilador permite una mejor utilización de los recursos de la ruta de datos, lo que en última instancia da como resultado un mejor rendimiento. Los beneficios de la tecnología NISC son:

• Controlador más simple: sin programador de hardware, sin decodificador de instrucciones
• Mejor rendimiento: arquitectura más flexible, mejor utilización de recursos
• Más fácil de diseñar: no es necesario diseñar conjuntos de instrucciones

El conjunto de instrucciones y el controlador de los procesadores son las partes más tediosas y que más tiempo requieren para su diseño. Al eliminar estas dos, el diseño de elementos de procesamiento personalizados se vuelve mucho más fácil.

Además, la ruta de datos de los procesadores NISC puede incluso generarse automáticamente para una aplicación determinada, lo que mejora significativamente la productividad del diseñador.

Dado que las rutas de datos NISC son muy eficientes y se pueden generar automáticamente, la tecnología NISC es comparable a la síntesis de alto nivel (HLS) o a los enfoques de síntesis de C a HDL . De hecho, uno de los beneficios de este estilo de arquitectura es su capacidad para unir estas dos tecnologías (diseño de procesador personalizado y HLS).

En informática , el término “ordenador de conjunto de instrucciones cero” ( ZISC , por sus siglas en inglés ) hace referencia a una arquitectura informática basada únicamente en la coincidencia de patrones y la ausencia de (micro)instrucciones en el sentido clásico ^{[ aclaración necesaria ]} . Estos chips son conocidos por considerarse comparables a las redes neuronales , y se comercializan por la cantidad de “sinapsis” y “neuronas”. ^[1] El acrónimo ZISC hace alusión a “ ordenador de conjunto de instrucciones reducido ” (RISC, por sus siglas en inglés). ^{[ cita requerida ]}

ZISC es una implementación hardware de redes Kohonen (redes neuronales artificiales) que permite el procesamiento masivo en paralelo de datos muy simples (0 o 1). Esta implementación hardware fue inventada por Guy Paillet ^[2] y Pascal Tannhof (IBM), ^{[3] [2]} desarrollada en cooperación con la fábrica de chips IBM de Essonnes , en Francia, y fue comercializada por IBM.

La arquitectura ZISC alivia el cuello de botella de la memoria ^{[ aclaración necesaria ]} al combinar la memoria de patrones con el aprendizaje de patrones y la lógica de reconocimiento. ^{[ ¿Cómo? ]} Su computación paralela masiva resuelve el " problema del ganador se lleva todo en la selección de acciones " ^{[ aclaración necesaria del problema del ganador se lleva todo en las redes neuronales ]} al asignar a cada "neurona" su propia memoria y permitir la resolución simultánea de problemas cuyos resultados se resuelven disputándose entre sí. ^[4]

Según TechCrunch , actualmente muchas grandes empresas tecnológicas, como Facebook y Google , utilizan emulaciones de software de este tipo de chips para el reconocimiento de imágenes . Cuando se aplican a otras tareas de detección de patrones, como texto, se dice que los resultados se producen en microsegundos, incluso con chips lanzados en 2007. ^[1]

Junko Yoshida, del EE Times , comparó el chip NeuroMem con "The Machine", una máquina capaz de predecir crímenes a partir del escaneo de los rostros de las personas de la serie de televisión Person of Interest , describiéndola como "el corazón del big data " y "presagiando una escalada en la vida real en la era de la recolección masiva de datos". ^[5]

En el pasado, la tecnología de diseño de microprocesadores evolucionó desde la computadora de conjunto de instrucciones complejas (CISC) hasta la computadora de conjunto de instrucciones reducidas (RISC). En los primeros días de la industria informática, no existía la tecnología de compiladores y la programación se realizaba en lenguaje ensamblador . Para facilitar la programación, los arquitectos informáticos crearon instrucciones complejas que eran representaciones directas de funciones de alto nivel de lenguajes de programación de alto nivel. Otra fuerza que fomentó la complejidad de las instrucciones fue la falta de grandes bloques de memoria.

A medida que las tecnologías de compilación y memoria avanzaron, se introdujeron las arquitecturas RISC. Las arquitecturas RISC necesitan más memoria de instrucciones y requieren un compilador para traducir lenguajes de alto nivel a código ensamblador RISC. El avance posterior de las tecnologías de compilación y memoria conduce a la aparición de procesadores de palabras de instrucción muy largas (VLIW), donde el compilador controla la programación de instrucciones y maneja los riesgos de los datos.

NISC es un sucesor de los procesadores VLIW. En NISC, el compilador tiene control tanto horizontal como vertical de las operaciones en la ruta de datos. Por lo tanto, el hardware es mucho más simple. Sin embargo, el tamaño de la memoria de control es mayor que en las generaciones anteriores. Para solucionar este problema, se pueden utilizar técnicas de compresión de bajo consumo.

• C a HDL
• Memoria direccionable por contenido
• Computadora con conjunto de instrucciones reducido
• Conjunto complejo de instrucciones para ordenador
• Computación con instrucciones explícitamente paralelas
• Conjunto mínimo de instrucciones para ordenador
• Palabra de instrucción muy larga
• Computadora con un solo conjunto de instrucciones
• Norte verdadero

• Capítulo 2. Henkel, Jörg; Parameswaran, Sri (11 de julio de 2007). Diseño de procesadores integrados: una perspectiva de bajo consumo: Por: Jörg Henkel, Sri Parameswaran . Springer. ISBN 978-1402058684.

• Patente estadounidense para hardware ZISC, otorgada a IBM/G.Paillet el 15 de abril de 1997
• Procesamiento de imágenes mediante redes neuronales similares a RBF: una implementación totalmente paralela basada en ZISC-036 que resuelve problemas industriales del mundo real y de complejidad real por K. Madani, G. de Trémiolles y P. Tannhof
• De CISC a RISC y luego a ZISC por S. Liebman en lsmarketing.com
• Redes neuronales sobre silicio en aboutAI.net
• Solicitud de patente francesa NISC para un motor puramente aplicativo - la única operación de aplicación (sin cálculo lambda que es un caso particular de sistemas cuasi-aplicativos con dos operaciones: aplicación y abstracción - Curry 1958 p. 31)