Articulo de referencia

IBM Telum

Ambos lados del microprocesador Telum Telum es un microprocesador fabricado por IBM para las computadoras centrales de la serie IBM z16 . [ 2 ] [ 3 ] El procesador fue anunciado...

Ambos lados del microprocesador Telum

Telum es un microprocesador fabricado por IBM para las computadoras centrales de la serie IBM z16 . [ 2 ] [ 3 ] El procesador fue anunciado en la conferencia Hot Chips 2021 el 23 de agosto de 2021. [ 2 ] Telum es el primer procesador de IBM que contiene aceleración en el chip para inferencia de inteligencia artificial mientras se realiza una transacción. [ 4 ] [ 5 ]

Descripción

El chip contiene 8 núcleos de procesador con una profunda tubería superscalar fuera de orden , capaz de alcanzar una frecuencia de reloj superior a 5 GHz. La infraestructura de caché e interconexión de chips proporciona 32 MB de caché por núcleo y puede escalar hasta 32 chips Telum. [ 6 ] [ 3 ] [ 7 ] El diseño de caché [ 6 ] permite crear un sistema donde la caché L2 de un núcleo puede usarse como cachés L3 y L4 virtuales para otro núcleo. [ 3 ] [ 1 ] El procesador Telum puede refrigerarse por agua o por aire, pero la refrigeración por agua es necesaria para ejecutar más de unos pocos procesadores Telum en un único cajón de cómputo de IBM. [ 8 ] [ 9 ] De manera singular, el IBM Telum no reduce la velocidad de reloj mediante la limitación térmica; en su lugar, inserta instrucciones de estado de suspensión. [ 8 ] [ 9 ]

Telum agrega un nuevo formato de punto flotante de 16 bits (formato NNP-Data-Type-1) y varias instrucciones nuevas. [ 10 ] La instrucción Neural Network Processing Assists (NNPA) [ 11 ] realiza una variedad de instrucciones tensoriales útiles para redes neuronales. [ a ]

Telum II agrega nuevas funciones a NNPA. [ 12 ]

Véase también

Manuales

z-14
Principios de funcionamiento de z/Architecture (PDF) (Decimocuarta edición). IBM . Mayo de 2022. págs.  26-61 – 26-96 . SA22-7832-13 . Consultado el 31 de marzo de 2025 .
z-15
Principios de funcionamiento de z/Architecture (PDF) (Decimoquinta edición). IBM . Abril de 2025. SA22-7832-14 . Consultado el 31 de marzo de 2025 .

Notas

  1. La instrucción NNPA no especifica sus operandos; en cambio, el Registro General 0 contiene un código de función (FC) y el Registro General 1 contiene la dirección de un bloque de parámetros. Dependiendo de la función, el bloque de parámetros puede contener hasta 4 descriptores tensoriales .

Referencias

  1. ^ a b Hudson, Andrew (24 de julio de 2023). "El mainframe de IBM: cómo funciona y por qué sobrevive" . Ars Technica . Recuperado el 25 de julio de 2023 .
  2. ^ a b Moorhead, Patrick (23 de agosto de 2021). "IBM Telum: un nuevo capítulo en la tecnología de chips integrada verticalmente" . Forbes . Recuperado el 12 de mayo de 2023 .
  3. ^ a b c Johnson, Dexter (29 de abril de 2022). "El nuevo chip Telum de IBM reinicia el mainframe" . IEEE Spectrum . Recuperado el 5 de mayo de 2022 .
  4. ^ Combs, Veronica (24 de agosto de 2021). "El nuevo procesador Telum de IBM es el primero de la compañía con un acelerador de IA integrado" . TechRepublic . Archivado del original el 22 de marzo de 2023. Consultado el 27 de agosto de 2021 .
  5. ^ Sperling, Ed (26 de agosto de 2021). "Nuevos enfoques para arquitecturas de procesadores" . Ingeniería de semiconductores . Recuperado el 25 de julio de 2023 .
  6. ^ a b Cutress, Ian (2 de septiembre de 2021). "¿Acaba de IBM presentar el futuro de las cachés?" . Anandtech . Archivado del original el 2 de septiembre de 2021 . Recuperado el 5 de mayo de 2022 .
  7. ^ Sebastian, Linus (5 de abril de 2022). "¡Intenté romper una computadora de un millón de dólares: recorrido por las instalaciones de IBM Z16!" (video) . YouTube . Linus Media Group . Recuperado el 5 de mayo de 2022 .
  8. ^ a b Introducción técnica de IBM z16 (PDF) (Segunda edición). IBM . Abril de 2023. SG24-8950-01.
  9. ^ a b ¿Por qué siguen existiendo los mainframes? ¿Qué hay dentro de uno? ¡40 TB, más de 200 núcleos, IA y mucho más! , 28 de octubre de 2023 , consultado el 11 de enero de 2024
  10. ^ PoOps14 , págs. xxxiii–xxxiv, Resumen de cambios en la decimocuarta edición "La decimocuarta edición de esta publicación difiere de la edición anterior principalmente por contener las definiciones de las siguientes instalaciones: Error de harvnb: no hay destino: CITEREFPoOps14 ( ayuda )
    Instalación de mejora BEAR
    Instalación de clasificación mejorada
    Función de direccionamiento de E/S mapeadas [SOLO PCI]
    Instalación de asistencia para el procesamiento de redes neuronales
    Instalación de instrumentación para la actividad del procesador
    Extensión 1 de instrumentación de la actividad del procesador
    Instalación de protección Reset-DAT
    Instalación de almacenamiento y retirada de llaves
    Instalación de mejora decimal empaquetada en vectores"
  11. ^ PoOps14 , págs. 26-61–26-96, ASISTENCIA PARA EL PROCESAMIENTO DE REDES NEURONALES .Error de sfn: no hay destino: CITEREFPoOps14 ( ayuda )
  12. ^ PoOps15 , págs. xxxiii–xxxiv, Resumen de cambios en la decimoquinta edición .Error de sfn: no hay destino: CITEREFPoOps15 ( ayuda )
Obtenido de " https://en.wikipedia.org/w/index.php?title=IBM_Telum&oldid=1353562467 "